Cadence的Virtuoso平臺的高級定制化設計介紹

大型多領(lǐng)域模擬混合信號(AMS)系統在電子行業(yè)中越來(lái)越常見(jiàn)，此類(lèi)設計必須同時(shí)滿(mǎn)足進(jìn)度和準確度要求，從而給設計工程師帶來(lái)了極大的挑戰。本文介紹了一種結合自上而下和自下而上的方法來(lái)實(shí)現 “中間相遇”，可有效地克服這些挑戰。

大型多領(lǐng)域AMS系統在電子行業(yè)中越來(lái)越常見(jiàn)，由于這些集成器件的設計中包括了RF器件、模擬器件、存儲器、定制化數字電路以及數字標準單元IP，全球工程師在設計AMS系統時(shí)也面臨著(zhù)各種各樣的問(wèn)題。要想成功地完成這些設計必須結合自上而下和自下而上的方法，最后實(shí)現 “中間相遇”，并且需要采用多個(gè)領(lǐng)域的方法。Cadence的Virtuoso平臺用高級定制化設計(ACD)方法來(lái)開(kāi)發(fā)適用于基于領(lǐng)域的設計流程藍圖并解決這些挑戰。

設計可預見(jiàn)性

可預見(jiàn)性是ACD方法的重要特性?？深A測性主要包括兩方面：從設計開(kāi)始便一直滿(mǎn)足進(jìn)度要求從而盡快出帶(tap-out)；滿(mǎn)足性能要求，實(shí)現一次性設計成功。

為滿(mǎn)足設計進(jìn)度，要求設計過(guò)程必須足夠快，同時(shí)能支持徹底、全面的仿真和物理設計。設計過(guò)程包括多個(gè)任務(wù)，而且當前多數芯片都包含來(lái)自不同設計領(lǐng)域的多個(gè)模塊。因此，必須在設計中納入盡可能多的模塊，并盡可能地并行地執行更多任務(wù)，并在設計過(guò)程中盡可能多地使用頂層IP。

在仿真和物理設計中均使用自上而下的設計方法可加快設計進(jìn)程，它將從高級設計到具體的晶體管級設計的多個(gè)抽象層結合在一起，來(lái)支持一種混合層設計方案，完成測試前的所有細節設計。這種方法可利用頂層及相關(guān)信息進(jìn)行模塊設計，隨后在頂層環(huán)境中對模塊進(jìn)行再驗證。

另一方面，芯片必須具有足夠的準確度以實(shí)現設計性能要求。芯片的準確度與某些基本設計數據有關(guān)，如支持精確仿真的器件模型和支持互連、物理驗證和分析的技術(shù)文件。此外，這種方法還使用了靈敏度高、結構嚴謹的測試芯片，以驗證設計工藝的可行性以及相應工藝設計套件(PDK)的準確度。為了支持某種特殊的設計風(fēng)格，設計小組通常要在PDK中增加額外組件，同時(shí)還必須擴展器件模型，結合或增加臨界條件、統計建?；蛟O計團隊所需的其它方法。

芯片準確度數據在整個(gè)設計過(guò)程和詳細的晶體管級的分析中都起著(zhù)作用，包括版圖提取等詳細的晶體管層分析。這些構成了抽象鏈(abstraction chain)的較低層，反過(guò)來(lái)又支持將這些結果定標到更高抽象層。這就是高級定制化方法中的自下而上設計部分。

自上而下和自下而上的設計進(jìn)程可以并行展開(kāi)，產(chǎn)生“中間相遇”的設計方法。正是這種“中間相遇”法同時(shí)滿(mǎn)足了設計速度和芯片準確度要求，最后實(shí)現進(jìn)度的可預測性并獲得一次性設計成功。

集成流程中的任何小毛病都會(huì )影響可預見(jiàn)性。通常在規劃進(jìn)度時(shí)我們都假設集成過(guò)程中不會(huì )出現問(wèn)題，但實(shí)際上如果我們不注意整體的設計方法，問(wèn)題是必然會(huì )發(fā)生的，并且進(jìn)而影響到進(jìn)度，最終導致無(wú)法正確預估設計的進(jìn)度或性能。

從整個(gè)設計項目來(lái)看，這些問(wèn)題往往會(huì )使局面徹底失控。更糟糕的是，這種情況通常發(fā)生在出帶前的最后三周內。設計流程中最難的一部分便是將芯片集成在一起進(jìn)行驗證。由于多數設計都十分龐大，因此不允許出現一絲錯誤，由不同團隊獨立負責的模塊設計必須能迅速而準確地集成在一起。然而，這通常很難實(shí)現。更常見(jiàn)的情況是在即準備出帶前，工程師在數據庫上陷入永無(wú)止境的設計迭代循環(huán)中，進(jìn)度被無(wú)限期地拖延。通常，芯片設計在未經(jīng)正確驗證便開(kāi)始出帶，然后不可避免地造成返工，從而進(jìn)一步推遲產(chǎn)品推出時(shí)間，也將影響贏(yíng)利預期。

此外，如果設計中使用了前幾代設計中的IP，或從大型SoC設計中產(chǎn)生派生產(chǎn)品，情況將會(huì )更為復雜化。通常這樣做的原因可能是為了滿(mǎn)足額外的市場(chǎng)要求、使用了不同晶圓廠(chǎng)，或考慮到性能和成本的原因而換用了下一代工藝技術(shù)。在定制化設計領(lǐng)域中，“IP復用”一詞往往會(huì )引發(fā)爭議，因為IP移植/修改比純粹的數字設計涉及到更為全面設計。不過(guò)，這種設計其本身具有高度可用性，且對IP移植或修改工作來(lái)說(shuō)也是一個(gè)十分有意義開(kāi)始。這突顯了集成的問(wèn)題：如果某個(gè)特殊模塊在首次設計中難于集成，它會(huì )給下一個(gè)派生產(chǎn)品和再次集成增加設計困難。因此，下次集成時(shí)除了會(huì )碰到首次集成的同樣問(wèn)題外，這些增加的設計困難也會(huì )引發(fā)新的問(wèn)題。因此，給這些支持未來(lái)在再利用和集成的設計選擇恰當的設計過(guò)程十分關(guān)鍵。

多領(lǐng)域集成

整個(gè)設計過(guò)程包括針對各種特殊設計類(lèi)及特殊用戶(hù)群的所有工藝。對于任何工具，只有當它成為某個(gè)工程師使用環(huán)境中的自然組成部分時(shí)，它才能獲得有效應用。在將模擬、數字和RF部分進(jìn)行集成在一起時(shí)，應特別注意誰(shuí)將做頂層仿真和頂層物理設計，以及設計相關(guān)信息(如網(wǎng)表和數據庫等)的來(lái)源。采用與SoC設計相類(lèi)似的方法來(lái)設計這些“設計系統”十分有用。

圖2所示為一個(gè)包含多個(gè)設計領(lǐng)域的復雜系統。圖中的每個(gè)方框可視為一個(gè)“芯片模塊”，這些模塊內部包括設計要求和用于集成的I/O要求。無(wú)論是從定制化的角度還是從數字電路的角度考慮，最終仿真系統都必須完全支持混合信號。此外，每個(gè)模塊產(chǎn)生的網(wǎng)表、模型、仿真設置等都必須能夠100%兼容集成。

因此，設計工程師除了要考慮某個(gè)特定設計領(lǐng)域的芯片準確度和詳細工藝外，還必須考慮如何使用及使用何種設計網(wǎng)表、模型、仿真設置等來(lái)支持集成，并獲得最快的設計流程，尤其在頂層時(shí)。每個(gè)設計領(lǐng)域(模擬、RF、數字等)都會(huì )產(chǎn)生這些設計網(wǎng)表、模型、仿真設置等。