從L1~L5自動(dòng)駕駛芯片發(fā)生了哪些變化?

2018 年，汽車(chē)行業(yè)“缺芯”潮來(lái)得猝不及防，而后波及所有電子元器件品類(lèi)，自此汽車(chē)電子“一芯難求”成為街頭巷尾熱議的話(huà)題。今天，我們看到經(jīng)過(guò)幾年的上游擴產(chǎn)，疊加近期汽車(chē)終端市場(chǎng)的不景氣因素，缺芯現象得到明顯緩解，僅剩下少部分主控芯片依舊維持長(cháng)交付周期的狀態(tài)。

汽車(chē)電動(dòng)化、智能化下的增量市場(chǎng)相當可觀(guān)

回顧過(guò)去，真的只是電子供應鏈市場(chǎng)周期性波動(dòng)帶來(lái)的“缺芯”問(wèn)題嗎？回答是否定的，究其最深層的原因，還是汽車(chē)電動(dòng)化、智能化趨勢下電子電氣架構變革帶來(lái)的增量市場(chǎng)上升速度太快，導致車(chē)規級芯片市場(chǎng)供不應求，從而產(chǎn)生“缺芯+漲價(jià)”的應激反應。

汽車(chē)芯片主要分為功能芯片、功率器件和傳感器三大類(lèi)。在傳統燃油車(chē)中，平均芯片搭載量約為 500-600 顆/輛，而隨著(zhù)前面提到的汽車(chē)電動(dòng)化、智能化的演進(jìn)，平均芯片搭載量已提升至 1000 顆/輛，在新能源車(chē)中更是超過(guò)了 2000 顆/輛，未來(lái)隨著(zhù)電車(chē)智能化的升級，還有望提升至 3000 顆/輛，甚至更多。

商業(yè)價(jià)值最大化，L2/L2+是短期內的行業(yè)共識

作為汽車(chē)智能化的核心，近年來(lái)自動(dòng)駕駛技術(shù)的發(fā)展非常迅速。當前，部分汽車(chē)廠(chǎng)商已經(jīng)推出了具備 L2 級別自動(dòng)駕駛功能的車(chē)型，比如特斯拉 ModelS、廣汽新能源 AionS、小鵬 G3、蔚來(lái) ES8、一汽大眾探岳、長(cháng)安 CS75、WEYVV6、吉利繽瑞等。

那么，到底什么是 L2 級別自動(dòng)駕駛呢？事實(shí)上，市面上有兩套自動(dòng)駕駛分級標準，分別是 2014 年國際汽車(chē)工程師學(xué)會(huì )（SAE）首發(fā)的《SAE J3016 推薦實(shí)踐：道路機動(dòng)車(chē)輛駕駛自動(dòng)化系統相關(guān)術(shù)語(yǔ)的分類(lèi)和定義》，簡(jiǎn)稱(chēng)《SAE 駕駛自動(dòng)化分級》；以及 2021 年我國國家市場(chǎng)監督管理總局出臺的《汽車(chē)駕駛自動(dòng)化分級》國家標準（標準號：GB/T 40429-2021）。兩者的區別在于國家市場(chǎng)監督管理總局、國家標準化管理委員會(huì )將 L1 至 L2 級別統稱(chēng)為輔助駕駛，L3 至 L5 級別統則稱(chēng)為自動(dòng)駕駛。下面，我們以國際標準為例來(lái)具體介紹一下。

在《SAE 駕駛自動(dòng)化分級》標準中，自動(dòng)駕駛被分為 L0 級~L5 級：

L0 級：無(wú)自動(dòng)化，純人工駕駛；

L1 級：駕駛支持，以人工操控為主，系統提供適時(shí)輔助，常配有制動(dòng)防抱死系統、車(chē)身電子穩定系統等；

L2 級：部分自動(dòng)化，雖然自動(dòng)駕駛系統能夠完成某些駕駛任務(wù)，但駕駛者仍需專(zhuān)心于路況，當系統出現差錯時(shí)需要人為進(jìn)行糾正，常配有自適應巡航系統、主動(dòng)車(chē)道保持系統、自動(dòng)剎車(chē)輔助系統和自動(dòng)泊車(chē)系統等；

L3 級：有條件自動(dòng)化，某些特定場(chǎng)景下的自動(dòng)駕駛，車(chē)輛自動(dòng)駕駛系統的優(yōu)先級高于駕駛員，但是駕駛員可以通過(guò)緊急按鈕隨時(shí)取得車(chē)輛的控制權，如交通擁堵路段的自動(dòng)跟車(chē)行駛、遠程倒車(chē)入庫等，以在公用路面上完成 L3 級別的自動(dòng)駕駛車(chē)輛奧迪 A8 為例，其搭載了 24 個(gè)感應器和 41 種駕駛輔助系統軟件；

L4 級：高度自動(dòng)化，在規定的道路和環(huán)境中，車(chē)輛自動(dòng)駕駛系統能夠自主完成所有的駕駛操作，具備完全處理緊急情況的能力，駕駛員可以做自己想做的事情，如果出了事，責任將全部歸屬廠(chǎng)商，方向盤(pán)、油門(mén)、剎車(chē)等裝置也或被取消；

L5 級：完全自動(dòng)化，在所有道路和條件下，自動(dòng)駕駛系統都能夠完成駕駛任務(wù)，應對任何工況，駕駛員全程無(wú)需干預，此時(shí)也不再有駕駛艙的概念，汽車(chē)更像是一個(gè)智能機器人。

事實(shí)上，在 2022 年之前，全球汽車(chē)產(chǎn)業(yè)鏈上的企業(yè)對目標場(chǎng)景并沒(méi)有那么清晰，所以總希望通過(guò)算力抬升來(lái)實(shí)現硬件冗余，而今天當自動(dòng)駕駛往高階發(fā)展，從 L2 開(kāi)始逼近 L3，甚至再往上走，技術(shù)和產(chǎn)品批量落地面臨的最大挑戰是需求側的承受能力，這正在倒逼車(chē)廠(chǎng)進(jìn)行新一輪的成本管控下的系統優(yōu)化。通過(guò)實(shí)踐證明，這兩年 L2、L2+級別的自動(dòng)駕駛將成為車(chē)廠(chǎng)標配，這一趨勢已形成行業(yè)共識。

自動(dòng)駕駛技術(shù)演進(jìn)下，“大芯片”成為標配

隨著(zhù)自動(dòng)駕駛技術(shù)的不斷演進(jìn)，不僅車(chē)載芯片的數量在逐步增加，在跨域集中式和中央計算式架構中，大芯片正在成為標配，芯片設計的復雜性急劇升高。

2014 年~2018 年間仍以分布式 E/E 架構為主，跨域集中式架構剛起步，主流玩家 Mobileye、英偉達和瑞薩、TI 等傳統 MCU 廠(chǎng)商的上車(chē)智駕芯片算力大都在 10TOPS 以下，如牢牢占據 L1~L2 級別視覺(jué) ADAS 芯片市場(chǎng)的 Mobileye EyeQ3/Q4 的算力僅為 0.256TOPS 和 2.5TOPS。

不過(guò)也有特殊的，比如 2016 年搭載于特斯拉 HW2.0 平臺的英偉達 Tegra Parker SoC 算力就提高到了 24TOPS，同時(shí)把 GPU 路線(xiàn)的自動(dòng)駕駛 SoC 正式推向市場(chǎng)。

2019 年~2023 年間跨域集中式架構發(fā)展提速，英偉達開(kāi)始引領(lǐng)高算力市場(chǎng)，相關(guān)電子供應鏈結構同步發(fā)生轉變，除了英偉達外，特斯拉自研 FSD 芯片崛起，國產(chǎn)品牌地平線(xiàn)、黑芝麻、芯馳等抓住國產(chǎn)替代窗口開(kāi)始發(fā)力。此時(shí)，智駕芯片面向應用場(chǎng)景和汽車(chē)終端產(chǎn)品定位出現算力需求分化，行業(yè)形成共識，L2/L2+級別自動(dòng)駕駛在短期內更具商業(yè)落地價(jià)值，紛紛發(fā)力搶占市場(chǎng)。

值得一提的是，在 L2/L2+級別的中高算力自動(dòng)駕駛市場(chǎng)中，算力需求已經(jīng)達到了 30 TOPS~1000 TOPS 這個(gè)范圍，比如 2020 年英偉達發(fā)布的針對 L2 級別市場(chǎng)的 Xavier 芯片，已上車(chē)小鵬 P7/P5 等車(chē)型，算力為 30TOPS；2022 年地平線(xiàn)發(fā)布的 J5 芯片，已上車(chē)理想、比亞迪、蔚來(lái)旗下阿爾卑斯、哪吒等車(chē)型，算力為 128TOPS；同年英偉達又針對 L2+級別高階輔助駕駛車(chē)型推出 Orin 芯片，成為主機廠(chǎng)合作的王者，算力為 256TOPS。根據業(yè)內人士反饋，Orin 芯片的出現給 Mobileye、地平線(xiàn)、高通、黑芝麻智能、寒武紀等自動(dòng)駕駛芯片企業(yè)帶來(lái)了空前壓力。

EDA正在助力汽車(chē)芯片廠(chǎng)商實(shí)現性能和先發(fā)優(yōu)勢

對于這些大芯片設計廠(chǎng)商而言，如何縮減上市時(shí)間取得先發(fā)優(yōu)勢，在提高算力、安全等級的同時(shí)，改善芯片的 PPA（功耗、性能和面積），成為共同的追求目標。

傳統的 EDA 工具常使用“經(jīng)驗法則”，需要設計人員根據直覺(jué)和經(jīng)驗進(jìn)行優(yōu)化，這種建模和仿真技術(shù)存在很多局限性，包括：無(wú)法從以前的設計中汲取經(jīng)驗，導致生產(chǎn)力受限且設計不夠準確；多次迭代導致設計時(shí)間增加；HLS 通常需要更多的時(shí)間來(lái)完成綜合；布局和布線(xiàn)取決于設計師的預測/經(jīng)驗，會(huì )增加運行時(shí)間；就時(shí)間和資源而言，制造成本高昂等。與此同時(shí)，車(chē)規級芯片的質(zhì)量在很大程度上取決于底層半導體技術(shù)和設計規則，因此對 EDA 又提出了更高的要求。

所以對于一顆車(chē)規級大芯片而言，為了確保設計的正確性，必須在生產(chǎn)制造前進(jìn)行大規模的仿真和驗證，而芯片的算力規模越大、集成度越高，仿真驗證的過(guò)程就會(huì )越復雜，設計人員需要更快地實(shí)現收斂和驗證，來(lái)降低成本并提高結果質(zhì)量。同時(shí)，傳統的隨機/自動(dòng)測試模式生成（ATPG）方案在故障覆蓋率方面已經(jīng)不能滿(mǎn)足實(shí)際需求。因此，將 AI 和 EDA 融合是大勢所趨。

Cadence 作為 EDA 領(lǐng)域的深耕者和領(lǐng)導者，可以提供汽車(chē)智能設計所需的全部 EDA 工具、設計流程等，幫助工程師加速自動(dòng)駕駛設計。同時(shí)，通過(guò)將 AI/ML 功能融入現有的 EDA 工具中，能夠從手動(dòng)到完全自動(dòng)化不同等級產(chǎn)生更好、更可預測的結果，助力汽車(chē)廠(chǎng)商利用多學(xué)科分析和優(yōu)化（MDAO）技術(shù)提高整體設計，從而實(shí)現更快速、更優(yōu)質(zhì)的結果，系統的精確行為建模也提高了產(chǎn)品保真度和安全性。

下面介紹兩個(gè) Cadence 在自動(dòng)駕駛中所提供的典型解決方案——Cadence Tensilica 處理器 IP、Xcelium ML。

●   Cadence Tensilica處理器 IP

Tensilica 處理器 IP 是 Cadence 根據應用需求量身定制的差異化處理器系列 IP，可滿(mǎn)足各類(lèi) ADAS 硬件加速平臺需求，其 DSP 內核 Tensilica ConnX 支持用于 L2 級別自動(dòng)駕駛下 ADAS 的激光雷達、毫米波雷達中的高性能數據處理，提供性能、功耗和面積的理想組合，同時(shí)其 DSP 處理器 Tensilica Vision 與 Tensilica Al 處理器的集成可輕松實(shí)現視覺(jué)傳感器數據處理。

對于汽車(chē)芯片廠(chǎng)商來(lái)說(shuō)，在將 Tensilica DSP 產(chǎn)品集成到系統級芯片的同時(shí)，可以快速、輕松地進(jìn)行軟硬件劃分的探索分析，滿(mǎn)足將來(lái)算法的演進(jìn)同時(shí)大大降低 CPU，GPU 和 AI 處理器的負載。同時(shí)使用 Tensilica Instruction Extension（TIE）語(yǔ)言自動(dòng)生成處理器擴展和與之匹配的軟件工具，并創(chuàng )建特定領(lǐng)域的差異化解決方案。

值得一提的是，搭載 FlexLock 的 Tensilica Xtensa 處理器現已通過(guò)車(chē)規級安全認證，完全符合汽車(chē)安全完整性等級 D 標準，提供 ASIL D 系統級和 ASIL D 隨機故障防護，適用于功能安全（FuSa）應用，可以幫助更多大芯片設計廠(chǎng)商將安全模塊集成到 SoC 中，減少模塊設計和驗證時(shí)間，增加產(chǎn)品先發(fā)優(yōu)勢。

以汽車(chē)雷達模塊中的 SoC 為例，其通常由多個(gè)處理元件組成，包括控制器 CPU 和一個(gè)或多個(gè) DSP 等。當 SoC 中的晶體管出現隨機故障時(shí)，包括晶體管或其他物理元件磨損并卡在邏輯“0”或“1”處，由于 α 粒子引起的靜態(tài)故障導致內存位從“0”翻轉為“1”等永久性故障，或是由 SoC 中的信號串擾等噪聲引起的瞬態(tài)故障等，這些故障都可能發(fā)生在與處理器緊密耦合的邏輯門(mén)或存儲器中的處理元件中，最終造成安全問(wèn)題。

因此，系統設計人員必須設定一個(gè)安全目標，即 DSP 中的隨機故障不得導致車(chē)道標記等物體檢測失敗。該安全目標將指導設計人員采取適當的安全機制，以便在檢測到隨機故障時(shí)，安全控制器會(huì )收到通知并可以采取措施，例如重新初始化 DSP 等。如果 DSP 已經(jīng)進(jìn)行處理，則安全控制器負責采取措施確保在 DSP 重新初始化之前/期間達到安全狀態(tài)。

在這種設計中，位于“安全島”中的安全控制器可以起到安全關(guān)鍵決策的作用。當然，控制器也可能會(huì )出現隨機故障，如果控制器檢測到 DSP 故障，但控制器采取了錯誤的操作來(lái)響應該故障，從而使系統處于不安全狀態(tài)，這類(lèi)故障可能會(huì )產(chǎn)生嚴重后果，這種情況下設計人員就需要采用冗余的設計方法，讓兩個(gè)控制器同步運行，來(lái)大大降低此類(lèi)事件發(fā)生的可能性。

綜上，為了實(shí)現系統級別的安全目標，像雷達模塊中的 SoC 這樣的處理器設計是非常復雜的，所以芯片設計企業(yè)通常會(huì )向可靠的第三方購買(mǎi) IP，來(lái)簡(jiǎn)化設計流程，提高流片的成功率，而 Tensilica 處理器 IP 是個(gè)不錯的選擇。

●   Xcelium ML

Xcelium Logic Simulation 是 Cadence 為 IP 和系統級芯片驗證收斂提供的一款高速的仿真器，可為 SystemVerilog、VHDL、SystemC?、e、UVM、混合信號、低功耗和 X 態(tài)傳播（X-propagation）提供業(yè)內優(yōu)異的核心引擎性能，從而加快驗證吞吐量。

其中，Xcelium Machine Learning（ML）App 利用專(zhuān)有的機器學(xué)習技術(shù)來(lái)縮短回歸時(shí)間，可從以往的回歸運行中學(xué)習并指導 Xcelium 隨機引擎，在實(shí)現相同覆蓋率的前提下大幅度減少仿真回歸周期，或者產(chǎn)生特定覆蓋點(diǎn)的激勵觸發(fā)更多的 bug來(lái)提高驗證質(zhì)量。

同時(shí)，Cadence 對特定領(lǐng)域還提供了相應的 App，包括混合信號、基于機器學(xué)習的測試壓縮和功能安全，可以幫助汽車(chē)芯片設計團隊盡早實(shí)現對 IP 和系統級芯片（SoC）設計的驗證收斂，非常適合 Level 2+ 級以上 SoC 設計。

瑞薩電子汽車(chē) SoC 業(yè)務(wù)部杰出工程師 Tatsuya Kamei 對此表示：“將 Xcelium Machine Learning（ML）App 納入驗證流程，有助于我們在緊迫的期限內，通過(guò)更少的回歸測試來(lái)加速完成覆蓋率的收斂任務(wù)，同時(shí)最大限度地提高驗證性能和整體驗證效率?！?/p>

而在這段表述的背后，是瑞薩電子借助 Verisium AI-Driven 驗證平臺，整體調試效率提高了 6 倍，整體隨機驗證回歸縮短了 66%；以及依托 Xcelium ML App，實(shí)現了回歸用例 2.2 倍壓縮和 100% 覆蓋率收斂的事實(shí)。

此外值得一提的是，瑞薩電子在不斷使用機器學(xué)習進(jìn)行回歸迭代過(guò)程中，在實(shí)現 100% 覆蓋率的前提下，將工作量減少了 3.6 倍。

瑞薩電子利用機器學(xué)習大大減少回歸運行次數（從 3774 次減少到 1168 次），成功在規定時(shí)間內實(shí)現產(chǎn)品上市。除了節省資源、時(shí)間和加速覆蓋率收斂外，Xcelium ML Apps 還為瑞薩電子節省了約 27 個(gè)工時(shí)。

寫(xiě)在最后

汽車(chē)產(chǎn)業(yè)的變革還在繼續，芯片和電子系統的重要性只會(huì )越來(lái)越高。不可否認的是，在克服未知挑戰的路上缺少不了整個(gè)產(chǎn)業(yè)鏈的通力合作，而 EDA 和 IP 將是貢獻者鏈路上重要的一環(huán)。