利用C語(yǔ)言對FPGA計算解決方案進(jìn)行編程方法介紹

硬件設計者已經(jīng)開(kāi)始在高性能DSP的設計中采用FPGA技術(shù)，因為它可以提供比基于PC或者單片機的解決方法快上10-100倍的運算量。以前，對硬件設計不熟悉的軟件開(kāi)發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢，而如今基于C語(yǔ)言的方法可以讓軟件開(kāi)發(fā)者毫不費力的將FPGA的優(yōu)勢發(fā)揮得淋漓盡致。這些基于C語(yǔ)言的開(kāi)發(fā)工具可以比基于HDL語(yǔ)言的硬件設計更節省設計時(shí)間，同時(shí)不需要太多的硬件知識。 由于具有這些優(yōu)勢，FPGA技術(shù)不僅可使這些器件作為I/O器件的前端，FPGA還可實(shí)現大量的高帶寬和運算密集型應用的實(shí)時(shí)處理。此外，FPGA還可很緊密地與板上存儲器結合，并在一塊電路板上集成多個(gè)器件。更好的是，FPGA電路板可通過(guò)新興的串口通訊標準進(jìn)行通訊，如Rapid I/O或者PCIX。這些最新技術(shù)可讓基于FPGA的系統比現有的多CPU和DSP系統的性?xún)r(jià)比高出一個(gè)數量級。因此，在用CPU和DSP解決高帶寬和算法密集問(wèn)題的場(chǎng)合中，例如醫療成像、工業(yè)應用以及軍用聲納和雷達等，經(jīng)常使用FPGA。設計者利用這些新型的基于C語(yǔ)言的開(kāi)發(fā)工具來(lái)開(kāi)發(fā)DSP(在一塊PCI板上安裝單塊或多塊FPGA處理器)，就可以實(shí)現前面提到的改進(jìn)性能以及更短的面世時(shí)間。這篇文章向設計者展示了如何利用C語(yǔ)言工具在基于FPGA的系統中實(shí)現信號處理，并一步一步向開(kāi)發(fā)者說(shuō)明在多FPGA系統中實(shí)現算法密集型信號處理程序的過(guò)程。利用C語(yǔ)言對FPGA計算解決方案進(jìn)行編程，能將把程序的執行時(shí)間從12分鐘減少到僅為2秒。

1 通過(guò)C語(yǔ)言與硬件進(jìn)行接口

假設您在設計一個(gè)算法密集的信號處理程序，例如分析上千公里長(cháng)公路的裂縫。這種應用需要用到正/逆向霍夫變換的算法，該算法還可對航拍圖片中的河流和街道以及半導體表面的瑕疵進(jìn)行定位。如果你正使用基于奔騰4和Windows XP的PC、帶有多個(gè)FPGA的PCI板(例如Tsunami板)、C語(yǔ)言開(kāi)發(fā)環(huán)境和Handel-C(Celoxica開(kāi)發(fā)環(huán)境)來(lái)進(jìn)行設計，并假設你對HDL硬件語(yǔ)言所知甚少，卻熟悉基于FPGA設計的一些基礎知識。設計過(guò)程要從C語(yǔ)言代碼的編寫(xiě)開(kāi)始，然后將代碼轉化成Handel-C，并在PC上進(jìn)行仿真，最終在多FPGA處理器上運行測試。

一開(kāi)始，先要決定C語(yǔ)言代碼對哪些算法進(jìn)行加速。一個(gè)好的剖析工具，例如Intel的VTune Performance Analyzer，可以幫你發(fā)現消耗過(guò)多時(shí)鐘周期的代碼段。在上述的信號處理應用中，完全由CPU完成算法要花費12分鐘的時(shí)間，經(jīng)過(guò)剖析發(fā)現時(shí)間幾乎是消耗在各種嵌套的循環(huán)中，這清楚地顯示了哪些代碼是由FPGA加速器加速的。經(jīng)過(guò)加速過(guò)的代碼需要經(jīng)過(guò)PC上的PCI總線(xiàn)輸入和輸出。由此可知I/O數據的速度在PCI總線(xiàn)的速度范圍之內??從70到200Mbps。接下來(lái)的挑戰是創(chuàng )建FPGA設計以加速代碼的功能。由于FPGA可以同時(shí)執行上千條指令，訪(fǎng)問(wèn)上百個(gè)內存塊，所以“管道”和“并行處理”技術(shù)都可被用來(lái)加速功能。利用管道技術(shù)，指令路徑是有順序的，即當一些算法正在一部分數據“管道”中被執行時(shí)，另一些算法將在同一“管道”的后面部分被執行，這個(gè)過(guò)程與自動(dòng)生產(chǎn)線(xiàn)很相似。具有長(cháng)時(shí)鐘的程序可以通過(guò)并行處理來(lái)顯著(zhù)降低運行時(shí)間(圖2)。