利用C語(yǔ)言對FPGA計算解決方案進(jìn)行編程方法介紹

最后，你還必須分析各個(gè)算法，將其按步分解成由數學(xué)運算(加、減、乘、除、積分)、延遲、保存到內存和查表等操作。無(wú)論多復雜的算法都可以分解成這些最基本的操作，而且這些操作在相互無(wú)關(guān)聯(lián)的情況下可以并行處理。我們的示例應用可以這樣被加速：9個(gè)處理周期被充分地進(jìn)行管道處理，在初始延遲后的每個(gè)時(shí)鐘都輸出一個(gè)結果，然后這些周期被嵌入到X、Y和Θ的三維循環(huán)中，因此總的周期數為9+(9*X*Y*Θ)，即在每個(gè)處理塊中只包括9個(gè)這樣的周期：延遲+(9個(gè)周期*64個(gè)像素*64個(gè)像素*64位深度)。

盡管FPGA中可以實(shí)現浮點(diǎn)運算單元，但它們能迅速消耗FPGA的資源，所以如果可以，最好謹慎使用。主要依靠浮點(diǎn)運算的算法最好轉換成定點(diǎn)運算，這樣你既可利用用“模塊浮點(diǎn)”方法，又可通過(guò)定點(diǎn)的方法設計整個(gè)系統。然后，通過(guò)對比實(shí)際輸出與原始的全浮點(diǎn)運算的軟件實(shí)現來(lái)確定轉換精度。在霍爾算法的例子中，14b+7b的定點(diǎn)分辨率與全浮點(diǎn)的結果完全相同。

2 確定資源

在接下來(lái)的設計中，需要對每個(gè)處理部分的時(shí)鐘周期計數。通常，每個(gè)時(shí)鐘周期可以完成二到三個(gè)運算，然后確定所需的FPGA資源以適應代碼?？梢栽诙鄠€(gè)FPGA中分段運行代碼來(lái)獲得更高的計算能力。這些解決方案的拓展非常容易，只要使用所需的多個(gè)FPGA(最多5個(gè))，系統將自動(dòng)檢測它們。在該例子中，設計是基于處理塊的。這些塊按順序被發(fā)送給每個(gè)FPGA，或者從每個(gè)FPGA收集起來(lái)(其邏輯是代碼的一部分)。一個(gè)FPGA的加速比例可以達到37:1，而10個(gè)FPGA(每?jì)蓚€(gè)電路板上有5個(gè))可以達到370:1。對設計進(jìn)行編碼相對簡(jiǎn)單，因為設計主要由C語(yǔ)言完成，除了一些需要特殊Handel-C指令的新功能。這些新指令包括：增強位操作、并行處理、宏操作和公式、任意寬度的變量、FPGA存儲器接口、RAM和ROM類(lèi)型、信號(代表硬件中的信號線(xiàn))以及通道(在代碼并行分支或時(shí)鐘域之間通信)。工具條中的“代碼轉換”可以完成C和Handel-C的樣本轉換。