EDA技術(shù)與FPGA技術(shù)設計應用

21世紀是信息產(chǎn)業(yè)主導的知識經(jīng)濟時(shí)代，信息領(lǐng)域正在發(fā)生一場(chǎng)巨大變革，其先導力量和決定性因素正是微電子技術(shù)'>集成電路。片的日益成熟，特別是深亞微米(DSM，DeepSub-Mron)和超深亞微米(VDSM，Very Deep Sub-Micron)技術(shù)，極大促進(jìn)了集成電路產(chǎn)業(yè)的快速發(fā)展。

　　集成電路發(fā)展經(jīng)歷了電路集成、功能集成、技術(shù)集成，直至今天基于計算機軟硬件的知識集成，這標志著(zhù)傳統電子系統已全面進(jìn)入現代電子系統階段，這也被譽(yù)為進(jìn)入3G時(shí)代，即單片集成度達到1G個(gè)管技術(shù)'>晶體管、器件工作速度達到1GHz、數據傳輸速率達到1Gbps。

　　EDA(Electronic DesignAutomation，電子設計自動(dòng)化)技術(shù)基于計算機輔助設計，它融合了應用電子技術(shù)、計算機技術(shù)、信息處理技術(shù)、智能化技術(shù)的最新成果，以實(shí)現技術(shù)'>電子產(chǎn)品的自動(dòng)設計。EDA是現代電子設計技術(shù)的核心，在現代集成電路設計中占據重要地位。FPGA(FieldProgrammable GateArray，現場(chǎng)可編程門(mén)陣列)作為可編程邏輯器件的典型代表，它的出現及日益完善適應了當今時(shí)代的數字化發(fā)展浪潮，它正廣泛應用在現代數字系統設計中。

　　EDA技術(shù)與FPGA原理

　　1.EDA技術(shù)特征

　　EDA是電子設計領(lǐng)域的一場(chǎng)革命，它源于計算機輔助設計(CAD，Computer AidedDesign)、計算機輔助制造(CAM，Computer Aided Made)、計算機輔助測試(CAT，Computer AidedTest)和計算機輔助工程(CAE，Computer AidedEngineering)。利用EDA工具，電子設計師從概念、算法、協(xié)議開(kāi)始設計電子系統，從電路設計、性能分析直到IC版圖或PCB版圖生成的全過(guò)程均可在計算機上自動(dòng)完成。

　　EDA代表了當今電子設計技術(shù)的最新發(fā)展方向，其基本特征是設計人員以計算機為工具，按照自頂向下的設計方法，對整個(gè)系統進(jìn)行方案設計和功能劃分，由硬件描述語(yǔ)言完成系統行為級設計，利用先進(jìn)的開(kāi)發(fā)工具自動(dòng)完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局布線(xiàn)(PAR，PlaceAnd Route)、仿真及特定目標的適配編譯和編程下載，這被稱(chēng)為數字邏輯電路的高層次設計方法。

　　作為現代電子系統設計的主導技術(shù)，EDA具有兩個(gè)明顯特征：即并行工程(ConcurrentEngineering)設計和自頂向下(Top-down)設計。其基本思想是從系統總體要求出發(fā)，分為行為描述(BehaviourDescription)、寄存器傳輸級(RTL，Register Transfer Level)描述、邏輯綜合(LogicSynthesis)三個(gè)層次，將設計內容逐步細化，最后完成整體設計，這是一種全新的設計思想與設計理念。

　　2.FPGA原理

　　今天，數字電子系統的設計方法及設計手段都發(fā)生了根本性變化，正由分立數字電路向可編程邏輯器件(PLD，ProgrammableLogic Device)及專(zhuān)用集成電路(ASIC，Application Specific IntegratedCircuit)轉變。FPGA與CPLD(Programmable LogicDevice，復雜可編程邏輯器件)都屬于PLD的范疇，它們在現代數字系統設計中正占據越來(lái)越重要的地位。

　　FPGA是由用戶(hù)編程來(lái)實(shí)現所需邏輯功能的數字集成電路，它不僅具有設計靈活、性能高、速度快等優(yōu)勢，而且上市周期短、成本低廉。FPGA設計與ASIC前端設計十分類(lèi)似，在領(lǐng)域中FPGA應用日益普及，已成為集成電路中最具活力和前途的產(chǎn)業(yè)。同時(shí)，隨著(zhù)設計技術(shù)和制造工藝的完善，器件性能、集成度、工作頻率等指標不斷提升，FPGA已越來(lái)越多地成為系統級芯片設計的首選。

　　FPGA由PAL(可編程陣列邏輯)、GAL(通用陣列邏輯)發(fā)展而來(lái)，其基本設計思想是借助于EDA開(kāi)發(fā)工具，用原理圖、狀態(tài)機、布爾表達式、硬件描述語(yǔ)言等方法進(jìn)行系統功能及算法描述，設計實(shí)現并生成編程文件，最后通過(guò)編程器或下載用目標器件來(lái)實(shí)現。

　　FPGA器件采用邏輯單元陣列(LCA，Logic CellArray)結構、SDRAM工藝，其中LCA由三類(lèi)可編程單元組成。

　　(1)可配置邏輯塊(CLB，Configurable LogicBlock)：被稱(chēng)為核心陣列，是實(shí)現自定義邏輯功能的基本單元，散布于整個(gè)芯片;

　　(2)輸入/輸出模塊(IOB，Input/OutputBlock)：排列于芯片四周，為內部邏輯與器件封裝引腳之間提供可編程接口;

　　(3)可編程互連資源(PI，Programmable Interconnect)：包括不同長(cháng)度的連線(xiàn)線(xiàn)段及連接，其功能是將各個(gè)可編程邏輯塊或I/O塊連接起來(lái)以構成特定電路。

　　全球生產(chǎn)FPGA的廠(chǎng)家很多，但影響力最大的是Xilinx公司和Altera公司，世界上第一片FPGA是在20世紀80年代中期Xilinx公司率先推出的。不同廠(chǎng)家生產(chǎn)的FPGA在可編程邏輯塊的規模、內部互連線(xiàn)結構及所采用的可編程元件上存在較大差異，實(shí)際使用時(shí)應注意區分。

　　FPGA設計應用及優(yōu)化策略

　　1.FPGA設計層次分析

　　FPGA設計包括描述層次及描述領(lǐng)域兩方面內容。通常設計描述分為6個(gè)抽象層次，從高到低依次為：系統層、算法層、寄存器傳輸層、邏輯層、電路層和版圖層。對每一層又分別有三種不同領(lǐng)域的描述：行為域描述、結構域描述和物理域描述。

　　系統層是系統最高層次的抽象描述，針對于電子系統整體性能。算法層又稱(chēng)為行為層，它是在系統級性能分析和結構劃分后對每個(gè)模塊的功能描述。算法層所描述的功能、行為最終要用數字電路來(lái)實(shí)現。而數字電路本質(zhì)上可視為由寄存器和組合邏輯電路組成，其中寄存器負責信號存儲，組合邏輯電路負責信號傳輸。寄存器傳輸層描述正是從信號存儲、傳輸的角度去描述整個(gè)系統。寄存器和組合邏輯本質(zhì)上是由邏輯門(mén)構成，邏輯層正是從邏輯門(mén)組合及連接角度去描述整個(gè)系統。

　　FPGA各個(gè)描述層次及綜合技術(shù)關(guān)系如圖1所示。傳統的綜合工具是將寄存器傳輸級(RTL)的描述轉化為門(mén)級描述。隨著(zhù)以行為設計為主要標志的新一代系統設計理論的不斷成熟，能夠將系統行為級描述轉化為RTL描述的高層次綜合技術(shù)不斷涌現。

　　作為現代集成電路設計的重點(diǎn)與熱點(diǎn)，FPGA設計一般采用自頂向下、由粗到細、逐步求精的方法。設計最頂層是指系統的整體要求，最下層是指具體的邏輯電路實(shí)現。自頂向下是將數字系統的整體逐步分解為各個(gè)子系統和模塊，若子系統規模較大則進(jìn)一步分解為更小的子系統和模塊，層層分解，直至整個(gè)系統中各子模塊關(guān)系合理、便于設計實(shí)現為止。

　　2.vhdl在FPGA設計中的應用

　　集成電路設計規模及復雜度不斷增大，用傳統原理圖方法進(jìn)行系統級芯片設計已不能滿(mǎn)足設計要求，而硬件描述語(yǔ)言(HDL，HardwareDescriptionLanguage)在進(jìn)行大規模數字系統設計時(shí)具有諸多優(yōu)勢，因此利用硬件描述語(yǔ)言進(jìn)行系統行為級設計已成為FPGA與ASIC設計的主流。目前最流行、最具代表性的硬件描述語(yǔ)言是美國國防部(DOD)開(kāi)發(fā)的VHDL(VHSICHardware Description Language)和GDA(Gateway DesignAutomation)公司開(kāi)發(fā)的Verilog HDL。

　　VHSIC代表Very High Speed IntegratedCircuit，因此VHDL即甚高速集成電路硬件描述語(yǔ)言。VHDL語(yǔ)法嚴格，1987年即成為IEEE標準，即IEEE STD1076-1987，1993年進(jìn)一步修訂成為IEEE STD 1076-1993。

　　VHDL作為IEEE標準，已得到眾多EDA公司支持，其主要優(yōu)點(diǎn)有：

　　● 描述能力強，支持系統行為級、寄存器傳輸級和門(mén)級三個(gè)層次設計;

　　● 可讀性好、移植性強，其源文件既是程序又是文檔，便于復用和交流;

　　● 支持自頂向下的設計和基于庫(Library-based)的設計;

　　● 支持同步、異步及隨機電路的設計;

　　● 與工藝無(wú)關(guān)，生命周期長(cháng)。

　　VHDL語(yǔ)言主要應用在行為層和寄存器傳輸層，這兩層可充分發(fā)揮出VHDL面向高層的優(yōu)勢。利用VHDL實(shí)現數字電路的實(shí)質(zhì)是利用綜合工具將高層次描述轉化為低層次門(mén)級描述，其中綜合可分為三個(gè)層次：高層次綜合(High-LevelSynthesis)、邏輯綜合(Logic Synthesis)和版圖綜合(Layout Synthesis)。3.基于VHDL的FPGA系統行為級設計

　　具體包括以下重要環(huán)節：設計輸入(Design Entry)、設計綜合(DesignSynthesis)、設計約束(Design Constraints)、設計實(shí)現(DesignImplement)、設計仿真(Design Simulation)和器件編程(Device Programming)。