<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > CADENCE PCB設計技術(shù)方案

CADENCE PCB設計技術(shù)方案

作者: 時(shí)間:2012-06-29 來(lái)源:網(wǎng)絡(luò ) 收藏

布圖規劃與布局

約束和規則驅動(dòng)的方法有利于強大而靈活的布局功能,包括互動(dòng)和自動(dòng)的元件布局,工程師或設計師可以在設計輸入或布圖規劃階段將元件或支電路分配到特定的區域,可以通過(guò)REF、封裝方式、相關(guān)信號名、零件號碼或原理圖表/頁(yè)面號碼來(lái)過(guò)濾或選擇元件。當今的電路板上有成千上萬(wàn)種元器件,需要精確的管理,通過(guò)實(shí)時(shí)的器件裝配分析和反饋,得以實(shí)現器件裝配時(shí)從整體上來(lái)考慮并滿(mǎn)足EMS規則,以提高設計師的設計速度和效率。DFA(可裝配型設計)分析。Allegro Design XL和GXL有提供實(shí)現了在互動(dòng)式元件放置時(shí),實(shí)時(shí)地進(jìn)行DFA規則檢查,基于一個(gè)器件類(lèi)型和封裝排列的二維電子表格,DFA可以實(shí)時(shí)地檢查器件的邊到邊,邊到端或端到端的距離是否違反最小要求,使得設計師可以同步地放置元器件以實(shí)現最優(yōu)的可布線(xiàn)性,可生產(chǎn)性和信號時(shí)序要求。

戰略規劃和設計意圖(GRE,global rounting environment)

由總線(xiàn)互聯(lián)主導的高度約束,高密度設計可能會(huì )花大量時(shí)間用于戰略性規劃和布線(xiàn),加上當今元件的密度問(wèn)題,新的信號標準和特定的拓撲結構要求,傳統的CAD工具和技術(shù)已經(jīng)不足以滿(mǎn)足捕捉 設計師的特定布線(xiàn)意圖要求。

全局布線(xiàn)環(huán)境技術(shù),僅限于A(yíng)llegro Design GXL,提供了捕捉和貫徹設計師意圖所需的技術(shù)和方法,通過(guò)交互的流程規劃架構和全局布線(xiàn)引擎,用戶(hù)可以第一時(shí)間地將他們的經(jīng)驗和設計意圖應用到可以了解他們所需的工具中,該解決完成了這一目標, 讓用戶(hù)創(chuàng )建抽取的互聯(lián)數據,通過(guò)互聯(lián)流程規劃架構,并迅速匯合于一個(gè)解決中,用全局布線(xiàn)引擎對其加以處理,使用互聯(lián)提取功能降低了系統需要處理的元件數量,將元件數量從可能存在的成千上萬(wàn)種減少到數百種,從而使手動(dòng)操作的需要大大地降低,此外,它也降低了用戶(hù)在互聯(lián)流程規劃架構中可見(jiàn)器件數量,減少了他們需要在物理上進(jìn)行管理的元件的數量,使用提取數據功能,布線(xiàn)過(guò)程中可以通過(guò)提取數據比較可布線(xiàn)空間和用戶(hù)的設計意圖是否相一致,從而得以快速完成,所以該布線(xiàn)引擎可以解決布線(xiàn)細節問(wèn)題,貫徹特定的意圖,用戶(hù)不用時(shí)刻盯著(zhù)屏幕就可以解決布線(xiàn)問(wèn)題,這代表著(zhù)當前設計工具的大幅簡(jiǎn)化,讓用戶(hù)可以更快更有效地完成他們的設計,如今用戶(hù)可以比以往任何時(shí)候更快,更容易地匯合到一個(gè)成功的互聯(lián)解決中,通過(guò)效率和設計速度的提高縮短了設計周期時(shí)間。見(jiàn)圖2。

設計分割

設計團隊越來(lái)越分散于世界各地,這就讓縮短設計周期時(shí)間的相關(guān)問(wèn)題變得更加復雜,手動(dòng)操作解決多用戶(hù)問(wèn)題非常耗時(shí), 緩慢而且易于出錯,PCB設計分割技術(shù), Allegro PCB設計層有提供,提供了多用戶(hù), 同步的設計方法,實(shí)現了更快地上市,并減少了布局時(shí)間,使用該技術(shù),同時(shí)作業(yè)于一個(gè)布局圖的多個(gè)設計師可以共同調用單個(gè)數據庫,不管小組相隔多遠,設計分割技術(shù)讓設計師能夠將設計分割為多個(gè)部分或者區域,由多個(gè)設計組成員進(jìn)行規劃和編輯, 這樣,所有設計師都可以查看所有被分割的部分,并更新設計視窗,監控其他用戶(hù)部分的狀態(tài)和進(jìn)度,這可以大大縮短整個(gè)設計周期,并加速設計流程。

交互式走線(xiàn)編輯

PCB編輯器的交互式布線(xiàn)功能提供了強大的,交互的功能,可以使受控自動(dòng)操作,以維持用戶(hù)操作,同時(shí)將布線(xiàn)效率最大化,實(shí)時(shí)的,圖形的,任意角度的推擠布線(xiàn)讓用戶(hù)可以選擇,推擠優(yōu)先,,環(huán)繞優(yōu)先,或,僅環(huán)繞,模式,推擠優(yōu)先模式讓用戶(hù)可以建造最合適的互聯(lián)路徑,而實(shí)時(shí)的,圖形布線(xiàn)器會(huì )自動(dòng)地解決動(dòng)態(tài)推擠障礙,布線(xiàn)會(huì )自動(dòng)跳躍障礙,如引腳或導孔,在需要建造數據總線(xiàn)時(shí),貼線(xiàn)優(yōu)先模式是完美的解決方案,在環(huán)繞優(yōu)先模式中,布線(xiàn)器圖形會(huì )跟隨其它互聯(lián)為優(yōu)先,只有在沒(méi)有選擇的時(shí)候才會(huì )推開(kāi)或跳過(guò)障礙,僅環(huán)繞型執行起來(lái)就像環(huán)繞優(yōu)先模式,但沒(méi)有對其它蝕刻目標的推擠意圖,實(shí)時(shí)嵌入式圖形布線(xiàn)引擎可以通過(guò)推擠障礙,或者跟隨銅皮的障礙,同時(shí)動(dòng)態(tài)地跳躍過(guò)孔或元件引腳以?xún)?yōu)化布線(xiàn),在編輯時(shí),設計師可以使用一種能夠顯示具有高速約束的互聯(lián)下的時(shí)序間隙的實(shí)時(shí)圖形化窗口,互聯(lián)布線(xiàn)還提供了在多個(gè)線(xiàn)路上執行群組布線(xiàn)的能力,以及用高速長(cháng)度或延遲約束進(jìn)行線(xiàn)路的交互式調整的能力,見(jiàn)圖3。



關(guān)鍵詞: CADENCE PCB 設計技術(shù) 方案

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>