基于CPLD的PLC背板總線(xiàn)協(xié)議接口芯片的設計

設計了一組基于CPLD的PLC背板總線(xiàn)協(xié)議接口芯片，協(xié)議芯片可以區分PLC的背板總線(xiàn)的周期性數據和非周期性數據。詳細介紹了通過(guò)Verilog HDL語(yǔ)言設計狀態(tài)機、協(xié)議幀控制器、FIFO控制器的過(guò)程，25MHz下背板總線(xiàn)工作穩定的試驗結果驗證了協(xié)議芯片設計的可行性。

可編程邏輯控制器(PLC)主機是通過(guò)背板總線(xiàn)支持擴展模塊的連接， 背板總線(xiàn)是PLC 主機同I/O擴展模塊之間的高速數據通路，支持主機和擴展模塊之間的I/O 數據刷新。背板總線(xiàn)的技術(shù)水平?jīng)Q定了PLC 產(chǎn)品的I/O 擴展能力，是PLC 設計制造的核心技術(shù)。目前，PLC 大多采用串行通信技術(shù)實(shí)現背板總線(xiàn)，串行總線(xiàn)引線(xiàn)少、硬件成本低，跟并行總線(xiàn)相比不容易受干擾，串行總線(xiàn)可以提高在惡劣的工廠(chǎng)和工業(yè)環(huán)境下自動(dòng)化設備的可靠性。用于串行通信技術(shù)的可選類(lèi)型包括I2C、UART、SPI、USB 和以太網(wǎng)等，一般來(lái)說(shuō)，很多作為PLC 主芯片的單片機自身都集成了這些外設部件。但是單片機內部集成的I2C、UART、SPI 外設通信速率太慢，根本不能滿(mǎn)足底板總線(xiàn)的通信速度要求。USB 和以太網(wǎng)的通信速度雖然很快但由于它們都是通用的接口，在通信協(xié)議處理時(shí)需要單片機的干預， 單片機處理數據速度較慢，因此整體通信速度仍然很慢。一臺大型的PLC 采集上千點(diǎn)I/O 數據的時(shí)間一般不到1ms,要滿(mǎn)足如此高速的通信要求必須設計專(zhuān)門(mén)的背板總線(xiàn)。

1 背板總線(xiàn)工作原理

如圖1 所示，基于背板總線(xiàn)的數據通信流程如下：

(1)PLC 主機的命令通過(guò)主機協(xié)議芯片發(fā)送到背板總線(xiàn);(2)從機協(xié)議芯片把接收到的命令給擴展模塊的單片機， 某一個(gè)擴展模塊的單片機做出應答，通過(guò)從機協(xié)議芯片把應答數據送往背板總線(xiàn);(3)主機協(xié)議芯片收到應答數據，并送往PLC主機的單片機。

圖1 背板總線(xiàn)通信框圖

PLC 主機發(fā)往背板總線(xiàn)的數據可以分成兩類(lèi)：一類(lèi)是I/O 刷新數據，具有周期性，數據交換非常頻繁;另一類(lèi)是診斷性數據，具有非周期性，出現機會(huì )較少。

2 協(xié)議芯片設計

本設計定義背板總線(xiàn)采用類(lèi)似SPI 串行通信的規格，用于通信的引線(xiàn)共4 根，包括時(shí)鐘信號SCLK、片選信號SSEL、寫(xiě)數據引線(xiàn)MISO 和讀數據引線(xiàn)MOSI;支持主機和從機同時(shí)收發(fā)數據，數據位格式如圖2 所示，數據幀在SSEL 信號為低電平時(shí)傳輸。

圖2 背板總線(xiàn)數據規格