SOC參數自動(dòng)配置設計方法與功耗優(yōu)化

鄰域搜索算法

參數的性能相關(guān)性是參數優(yōu)化的主要難題。 首先需要一種數據結構來(lái)表征性能相關(guān)性。 圖1 較好地表示了參數的性能相關(guān)性。 其中，參數用節點(diǎn)表示，而節點(diǎn)與節點(diǎn)間的連線(xiàn)表示兩參數的性能相關(guān)。節點(diǎn)和節點(diǎn)之間的連線(xiàn)是有方向性的，從A 到B 的邊表示參數B 與A 的性能相關(guān)。

圖1 　功耗性能相關(guān)圖

隨著(zhù)SOC集成度的進(jìn)一步提高，參數個(gè)數增多，導致設計選擇空間急劇擴大，完全地對每一個(gè)參數組合進(jìn)行評價(jià)是不可能的。 由于每次計算代價(jià)函數需要很長(cháng)的時(shí)間，一些進(jìn)化優(yōu)化算法，如遺傳算法不再適用。 鄰域搜索算法是一種解決優(yōu)化問(wèn)題的方法。 一般來(lái)說(shuō)，鄰域搜索算法只能找到局部最優(yōu)解。但是與大多數優(yōu)化問(wèn)題不同，SOC 的參數具有一定的方向性，系統設計師的經(jīng)驗可以幫助設計師找到一種較優(yōu)化的參數組合，SOC 參數優(yōu)化的主要目的是對系統性能進(jìn)行微調，因此鄰域搜索算法可以滿(mǎn)足SOC 參數優(yōu)化的要求。

以一個(gè)數據采集系統為例來(lái)驗證領(lǐng)域搜索算法的有效性，數據采集系統的參數如表1 所示。 在這個(gè)應用中，系統從UART 接收數據，利用DMA 運送到內存，軟件進(jìn)行32 點(diǎn)FIR 濾波處理。 UART 的接收速率是10kB/s ，參數的性能相關(guān)圖如圖1 所示。

首先建立功耗相關(guān)圖。在建圖過(guò)程中，可以利用參數的數值相關(guān)進(jìn)行參數歸并，比如MUL的選用和MAC的選用可以歸并為一個(gè)參數;以及區分參數的層次性，比如ICache 的失配參數N 由參數A 、B 、C 的一個(gè)子圖組成。 接著(zhù)設立代價(jià)函數f ( K) =系統功耗， K 是一個(gè)參數組合。 選擇初始解Kbest.f best=f(Kbest ) 。 然后進(jìn)行參數優(yōu)化，參數優(yōu)化的算法步驟如下。

1) 分析功耗相關(guān)圖的拓撲順序，包括較低層次的子圖。 一般可以采用鄰接表作為實(shí)現上述算法的數據結構。 首先從圖中選一個(gè)入度為0 的節點(diǎn)并將其輸出，然后從圖中刪掉此節點(diǎn)及其所有的邊。 反復執行這兩步，直至剩下的圖中再也沒(méi)有入度為0 的節點(diǎn)。 剩下的就是單個(gè)節點(diǎn)或環(huán)路。 分析拓撲順序是 為了確定參數優(yōu)化的順序。 拓撲序列的第一個(gè)節點(diǎn)就是第一個(gè)被優(yōu)化的參數。

表1 　數據采集系統參數表

2) 鄰域映射定義為取當前優(yōu)化節點(diǎn)的最近可選值。 仿真得到功耗f ( K) 。 如果f ( K) f best ，則Kbest = K ， f best = f ( K) ;否則退回原來(lái)的值。 重復步驟2) ，直到最近的可選值都被仿真過(guò)。

3) 選擇下一個(gè)優(yōu)化的節點(diǎn)，一般選擇拓撲序列的下一個(gè)參數，但是在環(huán)路中，如果一個(gè)參數發(fā)生改變，則需要重新遍歷一遍環(huán)路，這時(shí)應取環(huán)路上的節點(diǎn)。 如果該節點(diǎn)包含較低層次的子圖，則選取子圖中的節點(diǎn)。 重復步驟2) 。

實(shí)驗結果

在進(jìn)行優(yōu)化實(shí)驗前， 需要建立IP的功耗模型。 門(mén)級電路的功耗估計已經(jīng)比較成熟了。 因為門(mén)電路的結構比較簡(jiǎn)單，可以比較容易地測量靜態(tài)功耗，并根據標準單元的輸入建立動(dòng)態(tài)功耗的查詢(xún)表。 但是門(mén)電路的功耗分析可能需要較大的運算量，而且門(mén)電路方法一般用于設計的后期，這時(shí)軟硬件劃分、硬件微結構設計、寄存器傳輸級(RTL)設計、綜合都已經(jīng)完成了。 這種方法無(wú)法對系統設計提供幫助或參考，這對系統設計師來(lái)說(shuō)是很大的擔心，也可能對設計周期產(chǎn)生影響。 當前功耗建模的方向主要是在RTL 或行為級領(lǐng)域。功耗常常與狀態(tài)相關(guān)。 對于狀態(tài)機電路來(lái)說(shuō)，由于硬件模塊一般有幾個(gè)狀態(tài)，在不同狀態(tài)下，每個(gè)時(shí)鐘周期上消耗的能量是不同的，可以利用IP 的狀態(tài)機建模。 狀態(tài)功耗模型并不一定和IP 核的電路狀態(tài)機完全一致，它還可以考慮電路中的一些組合邏輯輸出和關(guān)鍵輸入信號如門(mén)控時(shí)鐘信號等，只要這些信號的組合可以表示一個(gè)特殊的功耗狀態(tài)即可。本文采用常用的狀態(tài)功耗建模方法，利用TSMC0。18 工藝的門(mén)電路仿真數據對Cache 、GPR、各運算單元、DMA 和UART 進(jìn)行建模。

在軟硬件仿真平臺上，對這個(gè)數據采集系統進(jìn)行仿真。 由于應用程序較短以及采樣速率不是很高，在實(shí)驗中，共經(jīng)過(guò)了28 個(gè)參數組合的仿真，得到的優(yōu)化解如表2 所示。 如果對整個(gè)設計空間進(jìn)行仿真則需要1.92×107 次仿真。

表2 　對參數進(jìn)行鄰域搜索優(yōu)化的結果

結　語(yǔ)

原有的硬件描述語(yǔ)言難以適應參數化設計的要求，Eperl 和Vperl 提供了硬件描述語(yǔ)言的擴展。 利用參數自動(dòng)配置環(huán)境嵌入Eperl 和Vperl ，可以生成對應特定參數配置的SOC 硬件語(yǔ)言描述。 參數優(yōu)化建立在參數自動(dòng)配置環(huán)境的基礎上。 在分析SOC參數屬性基礎上提出的領(lǐng)域搜索算法可以大大減少SOC優(yōu)化周期。 該設計環(huán)境已應用于一款嵌入式RISC處理器CK520和基于它的SOC開(kāi)發(fā)，并取得了滿(mǎn)意的效果。