<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
基于FPGA的SRAM自測試研究
作者：
時(shí)間：2013-01-15
來(lái)源：網(wǎng)絡(luò )
收藏
4 SRAM自測試電路的實(shí)現
SRAM自測試電路是為了檢測存儲器的好壞和修復錯誤存儲單元而對其進(jìn)行自檢的。文中自測試電路是由FPGA構成，通過(guò)響應計算機系統的控制信號，由其產(chǎn)生一套完整的自檢測試電路。
4.1 硬件描述語(yǔ)言
測試電路的產(chǎn)生可以通過(guò)硬件描述語(yǔ)言Verilog編程實(shí)現。用Verilog來(lái)進(jìn)行電路設計，設計者可以進(jìn)行各種級別的邏輯設計，以及數字邏輯系統的仿真驗證、時(shí)序分析、邏輯綜合。它是目前應用最廣泛的一種硬件描述語(yǔ)言。
采用硬件描述語(yǔ)言進(jìn)行設計時(shí)，由于硬件描述語(yǔ)言的標準化，可以很容易地把完成的設計移植到不同廠(chǎng)家的不同芯片中去，并在不同規模應用時(shí)較容易地作修改。它的信號位數是很容易改變的，可以很容易地對它進(jìn)行修改，來(lái)適應不同規模的應用。在仿真驗證時(shí)，仿真測試矢量還可以用同一種描述語(yǔ)言來(lái)完成，因為采用硬件描述語(yǔ)言綜合器生成的數字邏輯是一種標準的電子設計互換格式(EDIF)文件，獨立于所采用的實(shí)現工藝。有關(guān)工藝參數的描述可以通過(guò)硬件描述語(yǔ)言提供的屬性表達，然后利用不同廠(chǎng)家的布局布線(xiàn)工具，在不同工藝的芯片上實(shí)現。
4.2 系統硬件
計算機系統包含有多個(gè)外圍設備，在本系統中計算機與SRAM之間的通信通過(guò)FPGA來(lái)傳遞，計算機對FPGA的操作也就是對SRAM的操作。系統硬件電路結構框圖如圖1所示。
圖1 系統硬件電路結構框圖
圖中的start信號線(xiàn)是測試啟動(dòng)信號，上升沿有效；end信號線(xiàn)是測試結束信號線(xiàn)，上升沿有效；error是SRAM故障信號，高電平有效；addr為地址總線(xiàn)；data為數據總線(xiàn)；r/w為讀/寫(xiě)信號線(xiàn)。系統時(shí)序圖如圖2所示，其中陰影部分為未知區域。
圖2 系統時(shí)序圖
在系統正常工作時(shí)，計算機系統首先將地址信號、數據信號和讀寫(xiě)控制信號傳至FPGA，通過(guò)FPGA內部電路進(jìn)行處理后將信號傳遞到SRAM端；當start信號線(xiàn)有效時(shí)，FPGA啟動(dòng)自檢電路對SRAM進(jìn)行故障檢測，并進(jìn)行故障自校正；測試結束后輸出end有效信號，對于無(wú)法修復的故障則使error信號線(xiàn)有效。
4.3自檢電路硬件設計
由FPGA構成的自檢電路主要包括檢測控制電路、數據分析器和地址自校正器等部分[8]，是對SRAM進(jìn)行檢測的關(guān)鍵。SRAM自檢電路系統結構框圖如圖3所示[910]。
圖3 SRAM自檢電路系統結構框圖
測試電路工作機制為在start信號有效時(shí)，自檢電路進(jìn)入自檢狀態(tài)[11]，自檢模塊的控制器部分首先通過(guò)使能信號cs1啟動(dòng)地址校正器內的自檢電路，屏蔽MCU_addr信號使test_addr、test_end和clk2工作；同時(shí)通過(guò)cs2啟動(dòng)數據分析器，控制器具有產(chǎn)生地址和測試向量的電路，測試地址通過(guò)地址校正器輸出，測試向量通過(guò)SRAM_data數據線(xiàn)輸出，通過(guò)控制線(xiàn)r/w進(jìn)行SRAM的讀寫(xiě)，并通過(guò)數據分析器將讀到的數據進(jìn)行分析；若有故障，則通過(guò)addr_error信號線(xiàn)通知地址校正器進(jìn)行校正。在控制器按照March C算法進(jìn)行測試完畢后，通過(guò)test_end信號線(xiàn)通知地址校正器，并使使能信號cs1和cs2無(wú)效。地址校正器接收到結束信號后，將故障單元映射到備用的SRAM存儲單元，若出現故障單元超出備用部分個(gè)數或其他無(wú)法完成映射的情況，則地址校正器輸出error信號。自檢模塊故障檢測完畢后進(jìn)入正常工作狀態(tài)。
5 結論
本文簡(jiǎn)要地介紹了在SRAM中常見(jiàn)的若干故障模型，以及常用的測試方法， 最后提出了一種運用由FPGA構成的存儲器自測試電路對SRAM進(jìn)行檢測的方法。該檢測模塊不僅具有對存儲器故障檢測的功能，而且還能將產(chǎn)生故障的單元進(jìn)行自校正，保證系統的穩定運行。當系統有無(wú)法修復的故障時(shí)，該模塊會(huì )發(fā)出故障信號。通過(guò)SRAM自檢測電路的設計既提高了系統的穩定性，又大大地降低了系統的故障率。該系統測試電路由硬件描述語(yǔ)言編程而來(lái)，所以測試電路具有很強的靈活性，便于以后的進(jìn)一步設計。本文引用地址：http://dyxdggzs.com/article/189704.htm
技術(shù)專(zhuān)區
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
加入技術(shù)交流群
評論