基于FPGA和DSP的微振動(dòng)傳感器信號采集系統設計

摘要：為實(shí)現對雙M—Z型光纖微振動(dòng)傳感器的振動(dòng)信號進(jìn)行實(shí)時(shí)檢測和處理，提出一種基于FPGA和DSP的數據采集和實(shí)時(shí)處理系統。通過(guò)描述系統的硬件設計原理和寄存器配置，以及軟件框架和流程，介紹了系統的設計和實(shí)現方法。經(jīng)驗證，該系統實(shí)現對微振動(dòng)傳感器的實(shí)時(shí)數據采集并實(shí)時(shí)進(jìn)行信號處理，能滿(mǎn)足微振動(dòng)傳感器系統對實(shí)時(shí)性的要求。該系統具有可重構性，方便實(shí)現不同算法。
關(guān)鍵詞：光纖微振動(dòng)傳感；數據采集；FPGA；C6747

隨著(zhù)光纖技術(shù)的不斷發(fā)展，光纖微振動(dòng)傳感器越來(lái)越多地應用于周界安防、石油和天然氣管道和通信線(xiàn)路監測等系統中。光纖微振動(dòng)傳感器是利用光纖是傳感介質(zhì)的一種分布式光纖傳感系統，其中光纖既是傳感介質(zhì)，又是光傳輸介質(zhì)。它可以在傳感光纖布設長(cháng)度內，對一定準確度范圍內的突發(fā)事件進(jìn)行遠程和實(shí)時(shí)的監測。國內科研單位先后開(kāi)展了對于光纖微振動(dòng)傳感器的相關(guān)研究工作，取得了一定的成果，實(shí)現對振動(dòng)進(jìn)行定位并報警，但模／數存在誤報警的問(wèn)題。對振動(dòng)信號進(jìn)行模式識別是一種降低誤報警率的方法。國內各研究單位對光纖傳感器的振動(dòng)模式識別也開(kāi)展了一些研究，但都是基于PC端的離線(xiàn)處理，滿(mǎn)足不了系統實(shí)時(shí)性和小型化的要求。本文設計的基于FPGA和DSP的光纖微振動(dòng)傳感器數據采集和實(shí)時(shí)處理系統滿(mǎn)足系統對實(shí)時(shí)性和小型化的要求，能夠實(shí)現在線(xiàn)對光纖微振動(dòng)傳感器進(jìn)行數據采集和實(shí)時(shí)模式識別算法處理。

1 系統設計
本文設計的系統對基于雙M—Z型干涉儀的光纖微振動(dòng)傳感器的信號進(jìn)行采集和處理，系統功能框架圖如圖1所示，由光電轉換模塊、模／數轉換模塊、FPGA模塊和DSP模塊組成。光纖微振動(dòng)傳感器的輸出信號經(jīng)光電模塊從光信號轉換為電信號；然后通過(guò)模／數轉換模塊，把模擬信號轉化成數字信號；FPGA模塊控制模／數轉換模塊的時(shí)鐘，把數字信號采集入FPGA內的FIFO緩沖器，FIFO的半滿(mǎn)信號線(xiàn)和DSP模塊相連，會(huì )觸發(fā)DSP的EDMA事務(wù)，把數據從FIFO轉移到DSP的存儲器SDRAM；并且存儲器中的數據長(cháng)度達到系統設定值時(shí)觸發(fā)DSP的模式識別算法處理函數。

2 硬件設計
2．1 光電轉換和模／數轉換
光電轉換模塊采用SPF1200SF-D08型號的PINFET探測模塊。該PINFET工作波長(cháng)為1 000～1 650 nm，采用正負5 V供電。PIN管的反偏高、輸出阻抗與FET的高輸入阻抗得到很好地匹配，減少了外部干擾和雜散電容，大大降低了熱噪聲，而且配合采用AD8065的前置放大電路可以很好地匹配A／D轉換電路輸入電平范圍。
模／數轉換模塊采用ADI公司的AD923512 bADC，其體積小，功耗低，耐高過(guò)載。AD9235有3種不同最大采樣頻率的型號，別是20 MS／s，40 MS／s，60 MS／s。該系統采用的是20 MS／s，其采樣時(shí)鐘由FPGA的DCM輸出，由專(zhuān)用的差分ADC驅動(dòng)芯片AD8138將單端信號轉換為差分信號作為AD9235的輸入。采樣時(shí)鐘和FIFO的寫(xiě)時(shí)鐘配合，把模／數轉換的數據寫(xiě)進(jìn)FPGA內的FIFO。
2．2 DSP模塊
DSP模塊采用T1公司生產(chǎn)的TMS320C6747型號，時(shí)鐘頻率為300 MHz，是浮點(diǎn)、低功耗應用處理器。其中主要功能是完成數據的EDMA轉移和算法處理，硬件設計主要包括EMIF接口和EDMA3控制器。
2．2．1 EMIF接口
C6747通過(guò)它的2個(gè)EMIF接口：EMIFA和EMIFB，可連接外部存儲器，或其他外設。C6747的EMIFA接口時(shí)鐘頻率可達100 MHz，既可接SDRAM也可接FLASH。本系統通過(guò)EMIFA接口外接1片16 MB的NOR FLASH S29GL128M，在CE2地址空間內實(shí)現代碼的存儲，配置寄存器CE2CFG=0x04842 32D；EMIFA接口同時(shí)還和FPGA內的FIFO相連，使FPGA內的FIFO空間映射到DSP的CE3地址空間，CS3控制FPGA端的FIFO，CE3CFG=0x0484 222D。
C6747的EMIFB接口的時(shí)鐘頻率可達133 MHz，只可接SDRAM。本系統通過(guò)EMIFB接口外接2片SDRAM芯片IS42S16160B組成64 MB的存儲器，用于存放實(shí)時(shí)采集的數據和算法運算過(guò)程中的臨時(shí)數據；配置寄存器之前需先置SDCFG．TIMUNLOCK為1，然后才可更改其他寄存器：SDREF=0x00 000410，SDTIM1=0x10912A10；SDTIM2=0x70090005，SDCFG=0x00010421。