基于FPGA和DSP的微振動(dòng)傳感器信號采集系統設計

3．2 DSP的軟件流程
DSP模塊的軟件流程設計采用TI的DSP集成開(kāi)發(fā)環(huán)境CCS3．3。DSP中的軟件配合FPGA上的FIFO一起控制信號的采集和數據的實(shí)時(shí)處理。軟件實(shí)現的功能分3個(gè)部分：系統初始化，EDMA傳輸控制和中斷服務(wù)程序，算法處理。軟件流程圖如圖4所示。
C6747上電后，首先進(jìn)行系統初始化，設置各配置寄存器使DSP各功能模塊按設計要求運行，主要配置管腳復用、PLL、PSC和EMIF。FPGA同時(shí)啟動(dòng)并開(kāi)始控制AD9235開(kāi)始采集數據，傳感器的信號經(jīng)過(guò)模／數轉換進(jìn)入FPGA的FIFO緩沖器，當FIFO內的數據量達到設定長(cháng)度時(shí)，half_ full信號線(xiàn)電平由低轉高，輸出中斷信號。然后，因為此信號線(xiàn)和DSP的通用管腳GP4[2]相連，DSP內部的EDMA3控制器會(huì )檢測到此GPIO中斷事務(wù)，并產(chǎn)生一個(gè)傳輸請求，按照設定的參數把數據從FPGA內的輸出FIFO轉移到DSP模塊的SDRAM存儲器。在完成此EDMA傳輸請求之后觸發(fā)一個(gè)EDMA中斷，在中斷服務(wù)程序中檢測SDRAM內數據長(cháng)度。最后，當SDRAM內存儲的數據長(cháng)度達到設定的長(cháng)度時(shí)，觸發(fā)信號處理函數進(jìn)行信號處理，譬如對信號進(jìn)行濾波、小波變換、功率譜分析等。

4 結語(yǔ)
本文基于FPGA和DSP，針對M—Z型光纖微振動(dòng)傳感器設計了一種結構簡(jiǎn)單、低功耗、實(shí)時(shí)性能好的信號采集和算法處理的實(shí)時(shí)系統。測試結果表明系統能采集傳感器信號，準確傳輸到DSP。并進(jìn)行算法處理；為光纖微振動(dòng)傳感器的數據采集和處理提供了一個(gè)良好的解決方案。該系統基于FPGA和DSP，能適應不同的算法，有利于系統的擴展和改進(jìn)。