10G以太網(wǎng)光接口的FPGA實(shí)現

1 概述

隨著(zhù)人們對通信信息的充裕性、及時(shí)性和便捷性的要求越來(lái)越高，能夠隨時(shí)隨地、方便而及時(shí)地獲取所需信息，變得越來(lái)越重要。2002年，IEEE通過(guò)了10 Gb/s速率的以太網(wǎng)標準——IEEE 802.3ae[1]。10G以太網(wǎng)作為傳統以太網(wǎng)技術(shù)的一次較大的升級，在原有的千兆以太技術(shù)的基礎上將傳輸速率提高了10倍，以滿(mǎn)足人們對移動(dòng)通信業(yè)務(wù)的要求。

2009年1月國內3G牌照正式發(fā)放，標志著(zhù)我國3G時(shí)代的到來(lái)。為了適應移動(dòng)通信的發(fā)展，各大運營(yíng)商展開(kāi)了大規模的3G移動(dòng)通信網(wǎng)絡(luò )建設;而移動(dòng)通信網(wǎng)絡(luò )建設的核心是基站建設，其成本也是最高的。此外，基站的性能好壞也是移動(dòng)通信服務(wù)質(zhì)量的決定因素。所以，運營(yíng)商在不斷尋求新的方式以提高通信服務(wù)質(zhì)量的同時(shí)，也在努力降低通信網(wǎng)絡(luò )建設的成本。分布式基站具有成本低、環(huán)境適應性強、工程建設方便的優(yōu)勢，從而代表了下一代基站的的基本走向。

分布式基站的核心是把傳統的宏基站基帶處理單元BBU和射頻拉遠單元RRU分離，二者通過(guò)光纖連接。網(wǎng)絡(luò )部署時(shí)，BBU集中置放，其容量較大，實(shí)現了容量和覆蓋之間的轉換;RRU置于天面，其環(huán)境適應性強，并且多個(gè)RRU可以共享BBU基帶資源，節省基帶投資。為了實(shí)現基站和直放站之間更有效的互通，愛(ài)立信、華為、NEC、北電網(wǎng)絡(luò )及西門(mén)子五大集團合力制定了CPRI接口協(xié)議。該接口的標準協(xié)議成為了一個(gè)公共的可用指標之一。

2 CPRI協(xié)議簡(jiǎn)述[2]

CPRI(Common Public Radio Interface)協(xié)議定義了兩個(gè)協(xié)議層——物理層(L1)和數據鏈路層(L2)。CPRI接口是位于REC(Radio Equipment Contorl,無(wú)線(xiàn)設備控制)和RE(Radio Equipment，無(wú)線(xiàn)設備)之間以及兩個(gè)RE之間的內部數據化接口;有3種不同的信息流(用戶(hù)平臺數據流SAPIQ、控制和管理平臺數據流SAPCM和同步平臺數據流SAPS)經(jīng)過(guò)CPRI接口傳輸。

3 FPGA實(shí)現CPRI協(xié)議傳輸方案

3.1 基本方案

用FPGA實(shí)現CPRI協(xié)議傳輸具有以下2種方案。

(1) 方案一

RocketIO收發(fā)器的FPGA來(lái)實(shí)現CPRI協(xié)議的光纖通信[3]。其中，RocketIO收發(fā)器是Xilinx公司在Virtex2Pro芯片及以上系列芯片上集成的專(zhuān)用串行通信模塊，在使用時(shí)不占用FPGA其他資源。在Virtex5系列FPGA中，RocketIO稱(chēng)為GTP。

該方案的優(yōu)點(diǎn)是電路板結構緊湊，有利于PCB板布線(xiàn)，且具有很高的系統抗干擾能力。此外，參數設置方便，有利于系統調試。每塊Virtex5型的FPGA芯片中含有多個(gè)GTP收發(fā)器，可以通過(guò)運用4個(gè)GTP來(lái)實(shí)現10 Gb/s的高速率傳輸。每一個(gè)GTP核中包含一個(gè)接收鏈路和一個(gè)發(fā)送鏈路[45]。

(2) 方案二

利用串并轉換的專(zhuān)用芯片，如TI公司生產(chǎn)的TLK2501、美國國家半導體設計的串行/解串器SCAN25100[67]等。其中，SCAN25100的功能最完善，其具備8b/10b編解碼、高速串并轉換、鎖定檢測、CPRI信號和幀丟失檢測等功能。該芯片具有高精度延時(shí)校準測量電路、時(shí)鐘管理以及信號調節功能。

3.2 具體實(shí)現

SCAN25100支持的傳輸速率為2.4576 Gb/s、1.2288 Gb/s和0.6144 Gb/s;TLK2501支持的傳輸速率為1.5～2.5 Gb/s。如果采用專(zhuān)用串并轉換芯片，為了實(shí)現10 Gb/s的速率，必須采用4塊專(zhuān)用芯片，從而加大了PCB板的布線(xiàn)難度和電路板面積，不利于電路設計。

圖1 以太網(wǎng)光接口結構

本文采取第一種設計方案完成10 Gb/s的CPRI高速數據傳輸設計。如圖1所示，以太網(wǎng)光接口包括4部分：10GE光接口、PHY收發(fā)器、時(shí)鐘模塊、FPGA。其中，10GE光接口和PHY收發(fā)器是實(shí)現該10G以太網(wǎng)光接口的硬件設備;FPGA部分是本文設計的核心，采用Xilinx公司的 Virtex6芯片。

10GE光接口：光纖模塊，由光電子器件、功能電路和光接口等組成，其中包括發(fā)射和接收兩部分。發(fā)射部分是：輸入一定碼率的電信號，經(jīng)內部的驅動(dòng)芯片處理后驅動(dòng)半導體激光器或發(fā)光二極管發(fā)射出相應速率的調制光信號。接收部分是：一定碼率的光信號輸入模塊后由光信號管轉換為電信號，經(jīng)前置放大器后輸出相應碼率的電信號[7]。根據參考文獻[7]討論的結果，本文設計的電路結構選用的是XFP(萬(wàn)兆以太網(wǎng)接口小封裝可插拔收發(fā)器)光模塊，與電路板的接口采用10 Gb/s串行電路接口，其只負責完成光/電信號的轉換，優(yōu)點(diǎn)是體積小、功耗低且較易實(shí)現多端口集成。

PHY收發(fā)器：物理層芯片，主要作用是提供以太網(wǎng)的接入通道。該模塊將從FPGA傳輸過(guò)來(lái)的4路3.125 Gb/s的數據流合成12.5 Gb/s的數據流傳輸給光模塊;并且，將從光模塊傳輸過(guò)來(lái)的12.5 Gb/s的數據流分成4條鏈路，以3.125 Gb/s傳輸給FPGA。在該數據流傳輸中，由于FPGA對數據進(jìn)行8b/10b編解碼，因此有效碼率是10 Gb/s，能夠滿(mǎn)足本文的設計要求，可以實(shí)現10G以太網(wǎng)的數據流傳輸。

時(shí)鐘模塊：時(shí)鐘模塊內采用輸出頻率為61.44 MHz的有源晶振為系統提供時(shí)鐘。由于每一數據鏈路的數據傳輸速率為3.125 Gb/s，GTP核對參考時(shí)鐘具有很高的精度要求，所以系統選擇高精度的差分時(shí)鐘作為參考時(shí)鐘。在該系統設計中，GTP核的參考時(shí)鐘沒(méi)有采用DCM(Digital Clock Manager，數字時(shí)鐘管理器)提供的時(shí)鐘。因為在高速數據傳輸過(guò)程中，DCM會(huì )引入一些不可預測的時(shí)鐘抖動(dòng)，這些抖動(dòng)會(huì )隨著(zhù)參考時(shí)鐘輸入到GTP核中，從而造成誤碼。通常使用外部差分晶振源，經(jīng)過(guò)全局時(shí)鐘緩沖的輸出信號作為GTP的參考時(shí)鐘，在數據傳輸過(guò)程中，由GTP內部的DCM產(chǎn)生時(shí)鐘，作為RXUSRCLK、RXUSRCLK2、TXUSRCLK、TXUSRCLK2的時(shí)鐘源，從而消除時(shí)鐘抖動(dòng)以及保持證數據傳輸過(guò)程中的同步性[89]。

FPGA部分：其主要作用包括功能作用和配置監控作用。在該方案中，FPGA的功能作用主要是完成數據的8b/10b編解碼、高速串并轉換，以及CPRI協(xié)議的成幀、解幀、同步、傳輸數據復/分解等操作。FPGA的控制作用主要是針對光接口模塊和PHY模塊。對于光接口模塊，由于XFP提供一個(gè)兩線(xiàn)的串行接口，可以實(shí)現數據診斷功能，實(shí)時(shí)監控光模塊的各種參數，所以FPGA可以實(shí)現對其工作狀態(tài)的實(shí)時(shí)監控。對于PHY模塊，FPGA通過(guò)SMI接口來(lái)控制該模塊的工作模式和檢測該模塊的工作狀態(tài)。