基于FPGA的IRIG-B標準DC code編碼器VHDL設計

摘要：為了實(shí)現靶場(chǎng)時(shí)統終端輸出IRIG-B標準DC code信號，采用VHDL語(yǔ)言在FPGA邏輯電路中設計了DC code編碼器硬件電路，通過(guò)QuartusⅡ軟件建立工程文件對VHDL語(yǔ)言DC code編碼器電路進(jìn)行編譯和仿真，獲得了符合IRIG-B標準的DC code信號。經(jīng)過(guò)實(shí)踐驗證，該電路具有實(shí)現方法簡(jiǎn)單、電路穩定性好、精度高的特點(diǎn)，實(shí)測同步精度小于1μs。
關(guān)鍵詞：IRIG-B；DC code；FPGA；VHDL

O 引言
在測控設備的時(shí)間統一系統向靶場(chǎng)試驗系統提供標準時(shí)間和頻率信號，以實(shí)現整個(gè)試驗系統的時(shí)間和頻率的統一，是由各種電子設備組成的一套完整系統。時(shí)統設備閣向用戶(hù)設備發(fā)送的時(shí)間信號中，含有時(shí)間信息編碼的串行時(shí)間碼，該碼應與標準時(shí)間精確同步的時(shí)間信號，適用于信道傳輸。IRIG(Inter Range Instrumentation Group)是美國RCC(Range Commanders Council)所屬的負責制定靶場(chǎng)標準等工作的機構，由其所屬TCG負責，制定了靶場(chǎng)時(shí)統和通信系統的標準。IRIG時(shí)間標準包括并行時(shí)間碼格式和串行時(shí)間碼格式，IRIG-B碼是串行時(shí)間碼格式，是我國標準化時(shí)統設備與用戶(hù)設備接口的時(shí)間信號標準的基礎。

1 IRIG-B標準DC碼
IRIG-B碼的幀頻是1幀／s，每一幀包括100個(gè)碼元(脈沖)，每個(gè)碼元的準時(shí)參考點(diǎn)是該脈沖的前沿。IRIG-B碼采用脈寬調制的方法表示，碼元的脈沖寬度有3種，每種脈寬代表各自不同的信息，分別為脈寬2 ms代表二進(jìn)制“0”、脈寬5 ms代表二進(jìn)制“1”、脈寬8 ms代表該碼元為標識位。一幀IRIG-B由100個(gè)碼元組成，從參考碼元PR開(kāi)始到位置識別標志P0結束。參考標志是由位置識別標志P0和相鄰的參考碼元PR組成的，PR的前沿即為該幀B碼的準秒時(shí)刻。在一幀B碼中，每10個(gè)碼元中有一個(gè)位置標示符，被記作P1，P2，P3，…，P9，P0。如圖1所示。

每幀中表示時(shí)間信息的碼元共有30個(gè)，時(shí)間信息采用二-十進(jìn)制編碼，它所表達的時(shí)間包括：從00～59共7個(gè)碼元的‘秒’信息、從00～59共7個(gè)碼元的‘分’信息、從00～23共6個(gè)碼元的‘時(shí)’信息、從001～365或366共10位碼元的‘天’信息。幀中還有特標控制等信息。所有未攜帶信息的碼元其寬度均為2 ms。

2 VHDL語(yǔ)言實(shí)現
VHDL語(yǔ)言實(shí)現程序如下：