基于FPGA和虛擬儀器的DDS信號發(fā)生器設計

摘要：將虛擬儀器技術(shù)同FPGA技術(shù)結合，設計了一個(gè)頻率可控的DDS任意波形信號發(fā)生器。在闡述直接數字頻率合成技術(shù)的工作原理、電路構成的基礎上，分別介紹了上位機虛擬儀器監控面板的功能和結構，以及實(shí)現DDS功能的下位機FPGA器件各模塊化電路的作用。經(jīng)過(guò)設計和電路測試，輸出波形達到了技術(shù)要求，工作穩定可靠。
關(guān)鍵詞：DDS；FPGA；LabVIEW；信號發(fā)生器

信號發(fā)生器是一種常用的信號源，廣泛應用于通信、測量、科研等現代電子技術(shù)領(lǐng)域。信號發(fā)生器的核心技術(shù)是頻率合成技術(shù)，主要方法有：直接模擬頻率合成、鎖相環(huán)頻率合成(PLL)、直接數字合成技術(shù)(DDS)。DDS是開(kāi)環(huán)系統，無(wú)反饋環(huán)節，輸出響應速度快，頻率穩定度高。因此直接數字頻率合成技術(shù)是目前頻率合成的主要技術(shù)之一。文中的主要內容是采用FPGA結合虛擬儀器技術(shù)，進(jìn)行DDS信號發(fā)生器的開(kāi)發(fā)。

1 DDS工作原理
圖1是DDS基本結構框圖。以正弦波信號發(fā)生器為例，利用DDS技術(shù)可以根據要求產(chǎn)生不同頻率的正弦波。

DDS電路主要由相位累加器、相位調制器、正弦ROM查找表、DAC和低通濾波器構成。其中，相位累加器是整個(gè)DDS的核心，完成相位累加的功能。下面對相位累加器的輸入即相位增量進(jìn)行分析。
對于正弦信號發(fā)生器，它的輸出可以用下式來(lái)描述：
Sout=Asinωt=Asin(2πfoutt) (1)
其中Sout是指該信號發(fā)生器的輸出信號波形，fout指輸出信號對應的頻率。正弦信號的相位：θ=2πfoutt。在一個(gè)clk周期Tclk，相位θ的變化量為：

為了用數字化邏輯實(shí)現電路，必須對△θ進(jìn)行數字量化，把2π切割成2N份，由此每個(gè)clk周期的相位增量△θ用量化值B△θ來(lái)表述：

其中θk-1指前一個(gè)clk周期的相位值。
由上面的推導可以看出，只要對相位的量化值進(jìn)行簡(jiǎn)單的累加運算，就可以得到正弦信號的當前相位值，而用于累加的相位增量量化值B△θ(也叫頻率控制字)決定了信號的輸出頻率fout，并呈現簡(jiǎn)單的線(xiàn)性關(guān)系。直接數字合成器DDS就是根據上述原理而設計的數字控制頻率合成器。
從本質(zhì)上看，DDS是一個(gè)恒定高頻率運行的多位計數器。在溢出時(shí)，通過(guò)利用一個(gè)多位控制字來(lái)設置計數器步進(jìn)的尺寸，允許計數器過(guò)零。計數器的高階位用來(lái)尋址存儲設備，該設備保持生成的一個(gè)波形周期的數字記錄。高頻時(shí)鐘每前進(jìn)一單位，計數器便步進(jìn)一次，存儲器也將生成一個(gè)新的地址字，而新的波形數據值將會(huì )發(fā)送到DAC。DDS主要有3個(gè)優(yōu)點(diǎn)：1)輸出信號的頻率精度可以達到作為發(fā)生器參考信號使用的晶體控制振蕩器的水平；2)DDS發(fā)生器可以生成非常高的頻率精度；3)如果有RAM波形存儲器，那么DDS函數發(fā)生器可以重現幾乎任何波形。

2 系統設計
該系統采用LabVIEW軟件完成上位機虛擬儀器的開(kāi)發(fā)，生成正弦波、方波、三角波、手工繪制波形和公式波形等波形數據，實(shí)時(shí)顯示于前面板并通過(guò)VISA串口將波形數據傳送至FPGA存儲器。下位機采用Alter公司的FPGA芯片EP1C3T144C8開(kāi)發(fā)，通過(guò)VHDL語(yǔ)言軟件式的硬件設計方法完成DDS模塊開(kāi)發(fā)，根據頻率控制字數值讀取ROM中的波形數據送入D／A轉換器，最后通過(guò)低通濾波器完成平滑濾波輸出。