基于FPGA和虛擬儀器的DDS信號發(fā)生器設計

其中：
1)ADDER32B作為32位數據加法器，提供可控步進(jìn)的頻率值；
2)REG32B作為32位移位寄存器，與ADDER32B一起組成累加器，將接收到的32位數據反饋到ADDER32B完成以外部端口F為鍵控頻率字(即上文提到的)的步進(jìn)；
3)ROM作為讀取存儲器波形數據，根據步進(jìn)地址讀取存儲器中的10位長(cháng)度的波形數據，送入DA轉換器。

3 DDS信號發(fā)生器結果分析
圖6為仿真波形，可以看到，對于不同的頻率控制字F給出的不同值，對應每一個(gè)時(shí)鐘輸出的采樣點(diǎn)的步幅變化不同。圖7為采用Quartus Ⅱ自帶的測試工具SignalTapⅡ(嵌入式邏輯分析儀)對設計結果進(jìn)行分析，如圖7所示為F鍵控頻率字設為16H時(shí)生成的正弦信號。圖8是在示波器上觀(guān)察的由DAC產(chǎn)生經(jīng)低通濾波器處理后的真實(shí)波形。

4 結束語(yǔ)
文中采用LabVIEW虛擬儀器技術(shù)結合FPGA技術(shù)實(shí)現的DDS信號發(fā)生器，通過(guò)利用計算機的強大功能，把傳統儀器的設計、編輯都放到計算機上完成，并通過(guò)通訊接口傳輸數據，實(shí)現不同波形的輸出。通過(guò)對系統仿真和實(shí)際測試，結果表明該DDS信號發(fā)生器不僅能產(chǎn)生理想的輸出信號，還具有集成度高。穩定性好和擴展性強等優(yōu)點(diǎn)。