Cadence推出Voltus IC 電源完整性解決方案

　　為解決電子開(kāi)發(fā)人員所面臨的重要的功耗挑戰，Cadence設計系統公司(納斯達克：CDNS)日前推出Voltus™ IC電源完整性解決方案(Voltus™ IC Power Integrity Solution)，提供卓越性能的電源分析以滿(mǎn)足下一代芯片設計的需要。Voltus™ IC電源完整性解決方案利用獨特的新技術(shù)并結合Cadence^® IC、Package、PCB和系統工具使設計團隊在整個(gè)產(chǎn)品開(kāi)發(fā)周期更好地管理芯片設計的電源問(wèn)題，以取得更快的設計收斂。

　　飛思卡爾半導體(Freescale Semiconductor)首席技術(shù)官Ken Hansen表示：“我們在早期就與Cadence合作，以驗證Voltus技術(shù)，對其在不影響精度的情況下顯著(zhù)提升的性能印象深刻。這種性能的提升對幫助我們實(shí)現產(chǎn)品上市時(shí)間目標起著(zhù)無(wú)可估量的作用。”

　　緊隨5月份推出Tempus™ 時(shí)序簽收解決方案的步伐，Voltus解決方案的推出標志著(zhù)Cadence今年旨在加快設計簽收和收斂的第二項重大新產(chǎn)品面世。利用Voltus解決方案，Cadence客戶(hù)可通過(guò)下述關(guān)鍵功能將電源簽收收斂和分析階段的時(shí)間縮短至最低：

　　· 新的大規模分布式并行電源完整性分析引擎比其競爭產(chǎn)品性能提升高達10倍;

　　· 層次化體系架構與并行執行可擴展到多個(gè)CPU內核和服務(wù)器，可實(shí)現高達10億instances規模的設計分析;

　　· SPICE-精度的解決方案提供最準確的電源簽收結果;

　　· Physically-aware的電源完整性?xún)?yōu)化，例如早期電源網(wǎng)格 分析、去耦合電容和電源門(mén)控分析可提高物理實(shí)現質(zhì)量和加快設計收斂。

　　Voltus IC 電源完整性解決方案可作為獨立產(chǎn)品提供這些功能，當它與下述其他Cadence工具結合在一起可提供更大的效益：

　　· 與Tempus™ 時(shí)序簽收解決方案一起使用，是業(yè)界第一個(gè)統一的用于更快的收斂時(shí)序和功率簽收的解決方案;

　　· 與Encounter^® 數字實(shí)現系統(Encounter^® Digital Implementation System)和Allegro^® Sigrity™ Power Integrity結合，可為包括芯片、封裝和PCB在內的設計提供獨特與全面的電源完整性解決方案;

　　· 與Virtuoso^® Power System結合在一起，可分析模擬混合信號SoC設計中的定制/模擬IP;

　　· 與Palladium^® Dynamic Power Analysis功能一起使用，通過(guò)真實(shí)功耗激勵進(jìn)行精確的IC芯片電源完整性分析。

　　“由于電源問(wèn)題在SoC中發(fā)揮著(zhù)日益增長(cháng)的作用，我們認識到現有的技術(shù)不能滿(mǎn)足復雜設計的需要，” Cadence數字與簽收部門(mén)資深副總裁Anirudh Devgan表示。“Voltus IC電源完整性解決方案為這些挑戰提供了解決方案，我們所有的早期使用者都表示它們在性能和功能上取得了巨大成功，包括對業(yè)界最大芯片的按時(shí)流片。”

　　Voltus技術(shù)通過(guò)了?臺積電16納米 FinFET制程的設計規則手冊第0.5版的認證。為了滿(mǎn)足臺積電EDA工具驗證標準，Voltus解決方案可以讓客戶(hù)獲得精確的靜態(tài)和動(dòng)態(tài)IR壓降分析，滿(mǎn)足16納米FinFET的先進(jìn)的電遷移設計規則對精度的要求。Cadence正與臺積電合作完成設計規則手冊第1.0版的認證。