基于CMOS工藝的數字步進(jìn)衰減器的設計

圖1：典型的步進(jìn)衰減器。

采用CMOS技術(shù)的數字步進(jìn)衰減器能提供較高的抗ESD能力、高線(xiàn)性度、低插入損耗、串聯(lián)及并聯(lián)邏輯接口以及專(zhuān)有的超低噪音負電壓發(fā)生器。本文基于Peregrine(派更)半導體公司的單片數字步進(jìn)衰減器(DSA，Digital Step Attenuator)產(chǎn)品系列，闡述了DSA通用設計方法、RF CMOS工藝以及這些器件的性能。

DSA通過(guò)一個(gè)友好的處理器接口控制RF信號強度，被廣泛應用于多種RF產(chǎn)品，比如寬動(dòng)態(tài)范圍接收器、功率放大器的失真信號消除環(huán)路，以及各種有線(xiàn)電視分配系統。

DSA通常具有“線(xiàn)性增益”的特性，是ADC與外界之間的普通接口。與模擬的解決方案相比，它們能提供更高的精確度、更好的溫度穩定性以及更小的失真，此外還具有尺寸小、功耗低、易于實(shí)現等特點(diǎn)，是一種富有成本效益的解決方案。

圖2：帶單刀串聯(lián)開(kāi)關(guān)的π型衰減器。

本文的討論雖然集中于Peregrine半導體公司的PE4302(50Ω)與PE4304(70Ω)這兩種6位DSA器件上，但實(shí)際上這種DSA通用設計方法適用于所有類(lèi)似產(chǎn)品。

單片衰減器的設計

圖1是一個(gè)典型的步進(jìn)衰減器，衰減器的每個(gè)管腳位于兩個(gè)單刀雙擲(SPDT)開(kāi)關(guān)之間。機械式繼電器或開(kāi)關(guān)能提供幾乎無(wú)損耗的接觸，經(jīng)過(guò)仔細設計，這種結構能提供很低的插入損耗和優(yōu)良的隔離度。

要使一個(gè)集成的解決方案提供與此相當的性能，需要一個(gè)具有相同特性、導通電阻小以及關(guān)斷電容在pF以下的固態(tài)開(kāi)關(guān)。工作在線(xiàn)性區域的FET開(kāi)關(guān)基本上可以滿(mǎn)足這個(gè)要求。FET的導通電阻R_ON雖然為有限值，但是可以在較大的器件中接近0Ω。但是大器件的成本高，如果有辦法將串聯(lián)開(kāi)關(guān)的數量減少一半，例如將每個(gè)單元的SPDT換成單刀單擲開(kāi)關(guān)(SPST)，則在性能和成本上都可以得到改善。

圖3：π型、T型以及橋接T型電路。

圖2是π型衰減器經(jīng)過(guò)改進(jìn)的單刀串聯(lián)開(kāi)關(guān)結構。在每個(gè)單元都由一個(gè)串聯(lián)SPST和兩個(gè)旁路SPST代替原來(lái)的兩個(gè)SPDT。實(shí)際上，這一技術(shù)將每個(gè)單元的插入損耗(IL)降低了一半，SPST結構也比SPDT更簡(jiǎn)潔，同時(shí)性能更好，特別是在高頻的時(shí)候。

由于所有無(wú)源衰減器均為三端網(wǎng)絡(luò )，這種串聯(lián)/旁路設計需要與其它拓撲結構一起工作，如T型和橋接T型(見(jiàn)圖3)?？赡苁怯捎谒芘嘤柣蛘吡晳T上的原因，工程師似乎更傾向采用π型結構，但是在一個(gè)電阻值跨度很大的單片電路中，這可能并不是最好的選擇。

設計分立電阻時(shí)，電阻值不是一個(gè)重要問(wèn)題。然而在集成電路中，具有特定電阻系數的矩形面積決定了電阻的阻值，這種表面電阻在CMOS工藝中通常約為200Ω/square。集成電路設計面臨的難題是，不管電阻值是多倍于200Ω還是遠小于200Ω，電阻值都已經(jīng)成為設計及制造過(guò)程中的一個(gè)棘手問(wèn)題。

圖4：UTSi (RON/COFF)技術(shù)的發(fā)展圖。

設計阻值非常大或非常小的電阻都需要很大的面積以及很高的成本。大阻值的電阻是長(cháng)而薄的方形設計，而小阻值的電阻則具有很寬的外形以避免公差問(wèn)題。表1給出了最低有效位(LSB)為0.5dB的50Ω 6位二進(jìn)制衰減器的電阻值，其中R_p和R_s分別代表每一個(gè)網(wǎng)絡(luò )中的旁路電阻和串聯(lián)電阻。

在表1第一行，步進(jìn)值為0.5dB，這時(shí)π型及T型網(wǎng)絡(luò )所需的電阻比約為600:1(1738/2.9及868/1.4)，而橋接T型網(wǎng)絡(luò )所需的電阻比只有它的一半，約為300:1(844/3)。當步進(jìn)值為1dB和2dB時(shí)，橋接T型網(wǎng)絡(luò )仍然保持了較低的最大電阻值/最小電阻值的比率，它的電阻值范圍縮小了一半，其代價(jià)只是增加一個(gè)電阻。

圖5：典型的插入損耗與溫度之間的關(guān)系。

當步進(jìn)值等于或大于4dB時(shí)，T型網(wǎng)絡(luò )的R_pp值較高而成為最佳選擇。這形成了一個(gè)普遍策略：當步進(jìn)值較小時(shí)使用橋接T型網(wǎng)絡(luò )，當步進(jìn)值較大時(shí)使用π型網(wǎng)絡(luò )。

無(wú)論是哪種情況，要使DSA具有較高的準確度、優(yōu)良的線(xiàn)性度、最小的工藝誤差以及最佳的溫度記錄，就需要每一個(gè)電阻的阻值遠遠大于相應開(kāi)關(guān)的導通電阻R_ON。對于較低的dB值，T型結構的R_p值較高，約為幾百歐姆，相比之下旁路開(kāi)關(guān)的R_ON(通常只有幾歐姆)顯得很小。同樣，當dB值較大時(shí)，π型網(wǎng)絡(luò )旁路電阻的阻值也較大，遠遠大于旁路開(kāi)關(guān)的R_ON。

優(yōu)化方法

圖6：PE4302的1dB壓縮點(diǎn)與頻率的關(guān)系。

低R_ON和低關(guān)斷電容C_OFF對于串聯(lián)FET開(kāi)關(guān)而言都是必不可少的。R_ON低意味著(zhù)插入損耗小，但這也意味著(zhù)需要使用C_OFF較大的大器件。但是高頻工作環(huán)境卻要求采用C_OFF很小的小器件，以便使串聯(lián)阻抗和隔離度都很大。這種矛盾可通過(guò)采用能提供適當隔離度的最大器件來(lái)解決。例如，當步進(jìn)值為1dB時(shí)，串聯(lián)開(kāi)關(guān)的隔離度為20dB就很好了。對于一個(gè)步進(jìn)值為20dB的衰減單元而言，隔離度同樣為20dB的串聯(lián)開(kāi)關(guān)，只有17dB為凈變化，其余3dB則為誤差。對于這點(diǎn)，有的工程師可能會(huì )說(shuō)：“好吧，那就用更高的衰減值來(lái)補償?！崩碚撋线@是可行的，但是在實(shí)踐中，隔離度并不很具重復性，C_OFF只要有一點(diǎn)點(diǎn)變化，隔離度就會(huì )變化很大，因此必須確保對于每一個(gè)步進(jìn)值都有合適的而非過(guò)大的隔離度。

電壓額定值是另一個(gè)可進(jìn)行優(yōu)化的地方。每一個(gè)串聯(lián)開(kāi)關(guān)都必須有一個(gè)與其衰減值成比例的最高工作電壓，例如，衰減步進(jìn)值小則入射電壓下降幅度也較小。旁路開(kāi)關(guān)則完全不同，試想一下零dB結構中的衰減器，所有衰減器都被旁路，每一個(gè)旁路開(kāi)關(guān)都必須能承受滿(mǎn)擺幅輸入電壓。

圖7：IIP3的對比(工作電壓為3V，插入損耗為0dB)。

無(wú)論是串聯(lián)開(kāi)關(guān)還是旁路開(kāi)關(guān)，任何一個(gè)特定開(kāi)關(guān)都是由一個(gè)、兩個(gè)、三個(gè)或更多串聯(lián)FET器件組成。因為多個(gè)串聯(lián)FET可以分擔入射電壓以達到所需的壓縮及截取點(diǎn)，所以預期的電壓值決定了FET器件的具體個(gè)數。隨著(zhù)串聯(lián)器件數量的增加，晶體管的尺寸必須同步增加，以保持R_ON及C_OFF的組合值不變。

在最終DSA產(chǎn)品中，電阻阻值要略高于表1給出的值。每一個(gè)衰減器單元都在其設計值上增加了十分之幾dB(每個(gè)衰減單元的插入損耗)，以獲得正確的凈變化。最后，在旁路電阻旁邊適當放上一些低值電容，就可解決其固有的高頻性能問(wèn)題。雖然這對回波損耗有輕微影響，但是可大大提高平整性和精確性。

工藝概述

PE4302及PE4304均為符合商業(yè)用途的數字步進(jìn)衰減器，它們采用已取得專(zhuān)利權的在藍寶石基底上實(shí)現超薄硅(UTSi)的技術(shù)制造而成。其幾何尺寸目前為0.5微米，水平尺寸為0.25微米。在未來(lái)，采用UTSi技術(shù)的RF CMOS產(chǎn)品將挑戰用GaAs及其它特殊材料制成的產(chǎn)品。表2列出了兩種UTSi幾何尺寸下的F_T及F_MAX值。

圖8：典型砷化鎵/CMOS混合DSA電荷泵的寄生能量頻譜圖。

藍寶石基底有效消除了體積效應(基底電容)，可提供出色的射頻性能，并天生具有抗鎖閉能力。采用這種絕緣基底制作出的大電阻和FET器件，幾乎沒(méi)有消耗功率及頻率的旁路電容。此外，藍寶石還為高精度、高衰減的DAS提供必要的隔離度。

RF CMOS還意味著(zhù)可以在單芯片中集成多種混合信號。這些可集成并可驗證的模塊包括數字邏輯、EEPROM及SRAM存儲器、接口、線(xiàn)性、數據轉換、高IP3(三階截取點(diǎn))混頻器、低噪音PLL、VCO、放大器、電源管理以及高Q值無(wú)源射頻。新DSA產(chǎn)品的具體性能包括較高的抗ESD能力、接近DC的高線(xiàn)性度、低插入損耗、串聯(lián)及并聯(lián)邏輯接口，以及專(zhuān)有的超低噪音負電壓發(fā)生器，所有這些功能都集成在一個(gè)芯片上。

更重要的是，高性能步進(jìn)衰減器需要先進(jìn)的射頻開(kāi)關(guān)，R_ON與C_OFF的乘積是射頻開(kāi)關(guān)一個(gè)度量指標。圖4所描述的設計及工藝的快速發(fā)展使Peregrine公司的UTSi技術(shù)具有很強的競爭力。

PE4302 的性能測量

圖9：PE4302　NVG的寄生能量頻譜圖。

在-40℃到+85℃的溫度范圍內測出的PE4302典型插入損耗值如圖5所示。這里假設將DSA模擬為一個(gè)串聯(lián)電阻，并給DSA開(kāi)關(guān)一個(gè)合理的近似值。

使用下列等式：

插入損耗為1.5dB的DSA等效總串聯(lián)電阻REQ約等于18Ω，它代表6個(gè)開(kāi)關(guān)的電阻總和，平均每個(gè)開(kāi)關(guān)的電阻約為3Ω，這個(gè)數字與CAD模型的結果一致。與目前其它商用DSA產(chǎn)品相比，這種插入損耗為1.5dB的產(chǎn)品性能在同行處于領(lǐng)先地位。

圖6顯示了主要步進(jìn)值下的1dB壓縮點(diǎn)(P1dB)與頻率的關(guān)系。這些數值代表實(shí)際的瞬時(shí)性能，一般總是高于＋33dBm。

考慮連續工作時(shí)發(fā)熱及可靠性方面的因素，產(chǎn)品數據表中的最大功率限制會(huì )被定得稍微低些。這種做法對于峰值與平均值相差很大的無(wú)線(xiàn)電波形而言是很重要的，同時(shí)也是表征高線(xiàn)性度的一個(gè)更好的指標。

圖10：擴大低頻范圍中的NVG的寄生能量頻譜圖。

IP3幾乎在每一種無(wú)線(xiàn)電及有線(xiàn)電視(CATV)應用中都是至關(guān)重要的。圖7是不同器件(工作電壓都為＋3V)的IIP3(輸入三階截取點(diǎn))值，可以看出某些產(chǎn)品的IIP3在低頻時(shí)有所下降。在1GHz以上，大多數DSA確實(shí)都能達到市場(chǎng)需要的規格，但是許多DSA應用在10至300MHz頻率的環(huán)境中，例如有線(xiàn)電視需要DSA從5MHz開(kāi)始就具有高線(xiàn)性度。盡管這里提供的只是器件的采樣數據，但是對于一般的砷化鎵器件而言還是具有代表性的(請注意低端性能)。

回波損耗是另外一個(gè)重要參數。許多步進(jìn)衰減器在無(wú)法容忍阻抗失配的混頻器和濾波器的旁邊工作，失配導致的反射波也會(huì )傳輸到相鄰器件，并產(chǎn)生紋波、增益變化及其它問(wèn)題。

負電壓發(fā)生器(NVG)的設計

面向這種應用的器件(PE4302)包括一個(gè)可選擇的片上逆變器，它可產(chǎn)生一個(gè)-3V的內部參考電壓。與典型的咝咝響的電容電荷泵不同，Peregrine公司的產(chǎn)品使用改進(jìn)的開(kāi)關(guān)波形和電阻/電容低通濾波以降低噪聲。結合這兩種方法可設計一種被稱(chēng)為負電壓發(fā)生器的電路。圖8是帶有常規電荷泵的GaAs

表1：電阻值與插入損耗、拓撲結構的關(guān)系。

Peregrine產(chǎn)品在同樣條件下的頻譜如圖9所示。試驗裝置包括一臺頻譜分析儀，R_BW＝V_BW＝10KHz，REFLVL＝-70dBm, 在它的前面是一臺惠普50MHz低噪音放大器(圖形作了增益調整)。除了DC附近一個(gè)幾乎看不見(jiàn)的元件外，該圖形反映了測量到固有噪聲電平。

圖10顯示的是采用更窄濾波器帶寬的近距離低頻頻譜圖。該圖減去了器件關(guān)閉電源時(shí)的標稱(chēng)固有噪聲電平(約為-135dBm)以便更好地顯示NVG的寄生信號成份。在NVG啟動(dòng)并工作的情況下，整個(gè)器件的能量消耗僅為幾十微安培(工作電壓為3V)。只要在Vss/GND管腳加上-3V的電壓，就可以完全關(guān)閉NVG。

新增的功能

表2：UTSi性能與 幾何尺寸的關(guān)系。

在CMOS芯片設計的早期階段，可看到兩個(gè)沒(méi)有使用的管腳：PUP1和PUP2，用它們將衰減器上電后的狀態(tài)設置為四個(gè)值中的一個(gè)：0、8、16或31dB。這種預先設置為發(fā)射機的排列帶來(lái)實(shí)際好處。設置上電狀態(tài)為最大衰減值可以遏制輸出，同時(shí)控制器以及各種環(huán)路還可以保持它們的正常工作狀態(tài)。潛在的寄生信號在到達天線(xiàn)及A-I-R之前就被攔截。

由于實(shí)現這個(gè)功能的額外邏輯電路實(shí)際上是免費使用的，所以單片CMOS具有很大的優(yōu)勢。

本文小結

本文討論的先進(jìn)DSA設計方法能將寬帶線(xiàn)性度及精確度提高到一個(gè)新的水準。與許多RF器件不同，這種電路設計還能擴展到在電路中包括多種接口和特性，想必這一定會(huì )引起數字和系統設計者的興趣。