如何為具體應用選擇恰當的MOSFET
加入技術(shù)交流群
顯然，電源設計相當復雜，而且也沒(méi)有一個(gè)簡(jiǎn)單的公式可用于MOSFET的評估。但我們不妨考慮一些關(guān)鍵的參數，以及這些參數為什么至關(guān)重要。傳統上，許多電源設計人員都采用一個(gè)綜合品質(zhì)因數(柵極電荷QG ×導通阻抗RDS(ON))來(lái)評估MOSFET或對之進(jìn)行等級劃分。本文引用地址：http://dyxdggzs.com/article/185814.htm
柵極電荷和導通阻抗之所以重要，是因為二者都對電源的效率有直接的影響。對效率有影響的損耗主要分為兩種形式--傳導損耗和開(kāi)關(guān)損耗。
柵極電荷是產(chǎn)生開(kāi)關(guān)損耗的主要原因。柵極電荷單位為納庫侖(nc)，是MOSFET柵極充電放電所需的能量。柵極電荷和導通阻抗RDS(ON) 在半導體設計和制造工藝中相互關(guān)聯(lián)，一般來(lái)說(shuō)，器件的柵極電荷值較低，其導通阻抗參數就稍高。
開(kāi)關(guān)電源中第二重要的MOSFET參數包括輸出電容、閾值電壓、柵極阻抗和雪崩能量。
某些特殊的拓撲也會(huì )改變不同MOSFET參數的相關(guān)品質(zhì)，例如，可以把傳統的同步降壓轉換器與諧振轉換器做比較。諧振轉換器只在VDS (漏源電壓)或ID (漏極電流)過(guò)零時(shí)才進(jìn)行MOSFET開(kāi)關(guān)，從而可把開(kāi)關(guān)損耗降至最低。這些技術(shù)被成為軟開(kāi)關(guān)或零電壓開(kāi)關(guān)(ZVS)或零電流開(kāi)關(guān)(ZCS)技術(shù)。由于開(kāi)關(guān)損耗被最小化，RDS(ON) 在這類(lèi)拓撲中顯得更加重要。
低輸出電容(COSS)值對這兩類(lèi)轉換器都大有好處。諧振轉換器中的諧振電路主要由變壓器的漏電感與COSS決定。此外，在兩個(gè)MOSFET關(guān)斷的死區時(shí)間內，諧振電路必須讓COSS完全放電。因此，諧振拓撲很看重較低的COSS?？紤]圖3所示的飛兆半導體FDMS7650的COSS與VDS的關(guān)系圖。
圖3：FDMS7650的COSS與VDS的關(guān)系圖。
低輸出電容也有利于傳統的降壓轉換器(有時(shí)又稱(chēng)為硬開(kāi)關(guān)轉換器)，不過(guò)原因不同。因為每個(gè)硬開(kāi)關(guān)周期存儲在輸出電容中的能量會(huì )丟失，反之在諧振轉換器中能量反復循環(huán)。因此，低輸出電容對于同步降壓調節器的低邊開(kāi)關(guān)尤其重要。
馬達控制應用的MOSFET
馬達控制應用是功率MOSFET大有用武之地的另一個(gè)應用領(lǐng)域，這時(shí)最重要的選擇基準可能又與其它大不相同。不同于現代開(kāi)關(guān)電源，馬達控制電路不在高頻下開(kāi)關(guān)。典型的半橋式控制電路采用2個(gè)MOSFET (全橋式則采用4個(gè))，但這兩個(gè)MOSFET的關(guān)斷時(shí)間(死區時(shí)間)相等。對于這類(lèi)應用，反向恢復時(shí)間(trr) 非常重要。在控制電感式負載(比如馬達繞組)時(shí)，控制電路把橋式電路中的MOSFET切換到關(guān)斷狀態(tài)，此時(shí)橋式電路中的另一個(gè)開(kāi)關(guān)經(jīng)由MOSFET中的體二極管臨時(shí)反向傳導電流。于是，電流重新循環(huán)，繼續為馬達供電。當第一個(gè)MOSFET再次導通時(shí)，另一個(gè)MOSFET二極管中存儲的電荷必須被移除，通過(guò)第一個(gè)MOSFET放電，而這是一種能量的損耗，故trr 越短，這種損耗越小。
所以，若設計團隊需要在電源電路采用MOSFET，在評估過(guò)程開(kāi)始之前，需對手中的應用進(jìn)行仔細全面的考慮。應根據自己的需求而非制造商吹噓的特定規格來(lái)對各項參數進(jìn)行優(yōu)先級劃分。
補充：利用IC和封裝設計獲得最小的 RDS(ON) 規格
在MOSFET的選擇過(guò)程中，評估參數的設計人員一般通過(guò)仔細分析相關(guān)規格來(lái)了解自己到底需要什么。但有時(shí)深入了解IC制造商如何提供工作特性是很有必要的。以RDS(ON)為例，你也許通常期望該規格只與器件的設計及半導體制造工藝有關(guān)。但實(shí)際上，封裝設計對導通阻抗RDS(ON) 的最小化有著(zhù)巨大的影響。
封裝對RDS(ON)的作用巨大是因為該參數主要取決于傳導損耗，而封裝無(wú)疑可以影響傳導損耗?？紤]本文正文提及的飛兆半導體FDMS7650 和1mΩ導通阻抗。該器件能獲得較低RDS(ON) 值，大約一半原因可歸結于封裝設計。其封裝采用一種堅固的銅夾技術(shù)取代常用的鋁或金鍵合引線(xiàn)來(lái)連接源極和引線(xiàn)框架。這種方案把封裝阻抗降至最小，并降低了源極電感，源極電感是開(kāi)關(guān)器件產(chǎn)生振鈴的主要原因。
評論