高速電路設計中信號完整性分析

上圖中將會(huì )出現兩個(gè)潛在的問(wèn)題：

a、A 和B兩點(diǎn)間地平面需要被連接通過(guò)一個(gè)低阻抗的通路如果地平面間連接了較大的阻抗，在地平面引腳間將會(huì )出現電壓倒灌。這就必將會(huì )導致所有器件的信號幅值的失真并且疊加輸入噪聲。

b、電流回流環(huán)的面積應盡可能的小,環(huán)路好比天線(xiàn)。通常說(shuō)話(huà)，一種更大環(huán)路面積將會(huì )增大了環(huán)路輻射和傳導的機會(huì )。每一個(gè)電路設計者都希望回流電流都可直接沿著(zhù)信號線(xiàn)，這樣就最小的環(huán)路面積。

用大面積接地可以同時(shí)解決以上兩個(gè)問(wèn)題。大面積接地可以提供所有接地點(diǎn)間小的阻抗，同時(shí)允許返回電流盡量直接沿著(zhù)信號線(xiàn)返回。

在 PCB設計者中一個(gè)常見(jiàn)的錯誤是在地電層上打過(guò)孔和開(kāi)槽。下圖顯示了當一條信號線(xiàn)在一個(gè)開(kāi)過(guò)槽的地電層上的電流流向?；芈冯娏鲗⒈黄壤@過(guò)開(kāi)槽，這就必然會(huì )產(chǎn)生一個(gè)大的環(huán)流回路。

通常而言，在地電源平面上是不可以開(kāi)槽的。然而，在一些不可避免要開(kāi)槽的場(chǎng)合，PCB 設計者必須首先確定在開(kāi)槽的區域沒(méi)有信號回路經(jīng)過(guò)。同樣的規則也適用于混合信號電路。

PCB 板中除非用到多個(gè)地層。特別是在高性能ADC電路中可以利用分離模擬信號、數字信號及時(shí)鐘電路的地層有效的減少信號間的干擾。需要再次強調的，在一些不可避免要開(kāi)槽的場(chǎng)合，PCB設計者必須首先確定在開(kāi)槽的區域沒(méi)有信號回路經(jīng)過(guò)。

在帶有一個(gè)鏡像差異的電源層中也應注意層間區域的面積（如下圖）。在板卡的邊緣存在電源平面層對地平面層的輻射效應。從邊沿泄漏的電磁能量將破壞臨近的板卡。見(jiàn)下圖a。適當的減少電源平面層的面積（見(jiàn)下圖b），以至于地平面層在一定的區域內交疊。這將減少電磁泄漏對鄰近板卡的影響。

4、信號布線(xiàn)

保證信號完整性最重要的就是信號線(xiàn)的物理布線(xiàn)。PCB設計者經(jīng)常處在工作壓力下，不僅要在盡可能短的時(shí)間完成設計，而且還要保證信號的完整性要求。掌握如何平衡可能出現的問(wèn)題與信號的間距將推動(dòng)系統設計的進(jìn)程。高速電流不能有效處理信號線(xiàn)中的不連續。在下圖a

中最容易出現信號不連續的問(wèn)題。在低速電路中對通常不需要考慮信號的不連續性，而在高速電路中就必須考慮這個(gè)問(wèn)題。因此，在電路設計中與采用下圖中b/c

所示的方式，可以有效的保證信號的連續性。