高速PCB中電源完整性的設計

中心議題：

* 電源噪聲的起因及分析

* 去耦電容的應用

* 電源回路的設計

解決方案：

* 電源的分層設計來(lái)考慮

* 電容與芯片盡可能靠近芯片器件
* 利用電源層和地層作為回路，減少了返回環(huán)路面積

一、引言

隨著(zhù)PCB設計復雜度的逐步提高，對于信號完整性的分析除了反射，串擾以及EMI之外，穩定可靠的電源供應也成為設計者們重點(diǎn)研究的方向之一。尤其當開(kāi)關(guān)器件數目不斷增加，核心電壓不斷減小的時(shí)候，電源的波動(dòng)往往會(huì )給系統帶來(lái)致命的影響，于是人們提出了新的名詞：電源完整性，簡(jiǎn)稱(chēng)PI（powerintegrity）。當今國際市場(chǎng)上，IC設計比較發(fā)達，但電源完整性設計還是一個(gè)薄弱的環(huán)節。因此本文提出了PCB板中電源完整性問(wèn)題的產(chǎn)生，分析了影響電源完整性的因素并提出了解決PCB板中電源完整性問(wèn)題的優(yōu)化方法與經(jīng)驗設計，具有較強的理論分析與實(shí)際工程應用價(jià)值。

二、電源噪聲的起因及分析

對于電源噪聲的起因我們通過(guò)一個(gè)與非門(mén)電路圖進(jìn)行分析。圖1中的電路圖為一個(gè)三輸入與非門(mén)的結構圖，因為與非門(mén)屬于數字器件，它是通過(guò)“1”和“0”電平的切換來(lái)工作的。隨著(zhù)IC技術(shù)的不斷提高，數字器件的切換速度也越來(lái)越快，這就引進(jìn)了更多的高頻分量，同時(shí)回路中的電感在高頻下就很容易引起電源波動(dòng)。如在圖1中，當與非門(mén)輸入全為高電平時(shí)，電路中的三極管導通，電路瞬間短路，電源向電容充電，同時(shí)流入地線(xiàn)。此時(shí)由于電源線(xiàn)和地線(xiàn)上存在寄生電感，我們由公式V=LdI/dt可知，這將在電源線(xiàn)和地線(xiàn)上產(chǎn)生電壓波動(dòng)，如圖2中所示的電平上升沿所引入的ΔI噪聲。當與非門(mén)輸入為低電平時(shí)，此時(shí)電容放電，將在地線(xiàn)上產(chǎn)生較大的ΔI噪聲;而電源此時(shí)只有電路的瞬間短路所引起的電流突變，由于不存在向電容充電而使電流突變相對于上升沿來(lái)說(shuō)要小。從對與非門(mén)的電路進(jìn)行分析我們知道，造成電源不穩定的根源主要在于兩個(gè)方面：一是器件高速開(kāi)關(guān)狀態(tài)下，瞬態(tài)的交變電流過(guò)大;