高速PCB中電源完整性的設計

二是電流回路上存在的電感。所謂地電源完整性問(wèn)題是指在高速PCB中，當大量的芯片同時(shí)開(kāi)啟或關(guān)閉時(shí)，在電路中就會(huì )產(chǎn)生較大的瞬態(tài)電流，同時(shí)由于電源線(xiàn)和地線(xiàn)上電感電阻的存在，就會(huì )在兩者之上產(chǎn)生電壓波動(dòng)。了解到電源完整性問(wèn)題的本質(zhì)，我們知道，要解決電源完整性問(wèn)題，首先對于高速器件來(lái)說(shuō)，我們通過(guò)加去耦電容來(lái)去掉它的高頻噪聲分量，這樣就減少信號的瞬變時(shí)間;對于回路中所存在的電感來(lái)說(shuō)，我們則要從電源的分層設計來(lái)考慮。

三、去耦電容的應用

在高速PCB設計中，去耦電容起著(zhù)重要的作用，它的放置位置也很重要。這是因為在電源向負載短時(shí)間供電中，電容中的存儲電荷可防止電壓下降，如電容放置位置不恰當可使線(xiàn)阻抗過(guò)大，影響供電。同時(shí)電容在器件的高速切換時(shí)可濾除高頻噪聲。我們在高速PCB設計中，一般在電源的輸出端和芯片的電源輸入端各加一個(gè)去耦電容，其中靠近電源端的電容值一般較大（如10μF），這是因為PCB中我們一般用的是直流電源，為了濾除電源噪聲電容的諧振頻率可以相對較低;同時(shí)大電容可以確保電源輸出的穩定性。對于芯片接電源的引腳處所加的去耦電容來(lái)說(shuō)，其電容值一般較?。ㄈ?.1μF），這是因為在高速芯片中，噪聲頻率一般都比較高，這就要求所加去耦電容的諧振頻率要高，即去耦電容的容值要小。

對于去耦電容的放置，我們知道，如果位置不當的話(huà)會(huì )增大線(xiàn)路阻抗，降低其諧振頻率同時(shí)影響供電。對于去耦電容和芯片或電源中的電感，我們可以通過(guò)公式：求出，在公式中，l：電容與芯片間的線(xiàn)長(cháng);r：線(xiàn)半徑;d：電源線(xiàn)與地之間的距離;

由此我們知道，要減少電感L，則必須減少l和d，即減少去耦電容和芯片所形成的環(huán)路面積，也就是要求電容與芯片盡可能靠近芯片器件。

四、電源回路的設計

要保證電源完整性，我們知道，良好的電源分配網(wǎng)絡(luò )是必不可少的。首先對電源線(xiàn)和地線(xiàn)的設計，我們要保證線(xiàn)寬加粗（如寬為40mil，而普通信號線(xiàn)為10mil），這樣才能盡可能地減少其阻抗值。隨著(zhù)芯片的速度越來(lái)越高，根據5/5規則，我們越來(lái)越多地使用多層板，通過(guò)專(zhuān)用的電源層進(jìn)行供電和專(zhuān)用的地層構成回路，這樣就減少了線(xiàn)路的電感。

圖4中所示的是一個(gè)四層板的信號回路圖，高頻信號將從地層返回，在地層理想的情況下（沒(méi)有分隔和過(guò)多的過(guò)孔），高頻信號線(xiàn)將在地層上形成射頻的鏡像回路，返回電流將主要從高頻信號在地層上的鏡像路徑返回，而在PCB中，信號線(xiàn)與地層之間的距離非常?。ù蠹s是0.3mm），這樣就形成了小環(huán)路，不僅可以減少電源完整性的問(wèn)題，也能夠減少環(huán)路的射頻輻射，避免引起其它的電磁兼容性問(wèn)題。但在當今高集成度的PCB設計中，由于芯片集成度過(guò)高，過(guò)孔過(guò)密，多電源供電及數字器件及模擬器件共存所引起的電源層和地層的分隔等因素，要保證電源回路的暢通無(wú)阻則是很難的。