驅動(dòng)器 UCC27201 上電時(shí)刻 HO 引腳誤脈沖的分析及解決

圖 4：HO 引腳的誤脈沖

2.2 HO 引腳誤脈沖的根因分析

圖 5 所示的是 UCC27201 內部與 HO 相關(guān)的電路。在 HB 與 HS 之間電壓正常建立后，邏輯電路會(huì )依據 HI 電平的高或低而打開(kāi) Qa 或 Qb，從而實(shí)現 HO 高低電平的輸出。Qc 是當 HB 與 HS 之間電壓還處于欠壓階段時(shí)，用以導通以拉低 HO 引腳，確保在該階段 HO 無(wú)輸出。

圖 5：HO 相關(guān)的內部電路

當 HB 與 HS 間電壓還處于欠壓階段時(shí)，內部電路會(huì )產(chǎn)生高電平驅動(dòng)信號以導通 Qc。但是，該高電平驅動(dòng)信號的產(chǎn)生存在一定的延時(shí);同時(shí)，Qc 設計用來(lái)被脈沖信號觸發(fā)，而非電平信號觸發(fā)。上述兩個(gè)因素就造成，當 HB與 HS 間電壓上升過(guò)快時(shí) Qc 將不能及時(shí)導通。此時(shí)，如果 HO 被 HB 與 HS 間電壓耦合出高電平后(其中一個(gè)耦合途徑是通過(guò) Qa 和 Qb 的結電容)，因 Qc 還未導通，該耦合出的高電平將得以輸出，最終形成了 HO 的誤脈沖。

如果 HB 與 HS 間電壓上升速率變緩，或者 HB 與 HS 間電壓先得以預建立，Qc 的驅動(dòng)信號(圖 6 中的藍色線(xiàn)和紅色線(xiàn))的高電平脈沖將會(huì )變寬，這就能保證 Qc 導通，誤脈沖就會(huì )被消除。

下文就圍繞 HB 與 HS 間電壓的上升斜率和預建立這兩個(gè)方向來(lái)討論，以解決 HO 的誤脈沖問(wèn)題。

圖 6： HB 與 HS 電壓斜率不同的影響

3、解決措施之增大 Cboot 電容

在相同充電速率條件下，增大 Cboot 電容可以將 HB 與 HS 之間的電壓上升斜率變緩，以得到足夠寬的高電平信號并使 Qc 導通。

3.1 Cboot 充電過(guò)程分析

如圖 7 所示，UCC27201 內部有二極管(D1)連接 Pin1 (VDD)和 Pin2(HB)。在 Pin1 的外部連接有供電網(wǎng)絡(luò )(電壓為 12V)，電容 Cd(1uF)和串聯(lián)電阻 Ri(10ohm);在 Pin2 則接有 Cboot 電容。Cboot 電容的充電主要是通過(guò) D1 這條路徑完成的。

經(jīng)過(guò)仿真分析(如圖 8)知，Cboot 的充電主要包含如下兩個(gè)階段：

●階段一：電容 Cd 通過(guò) D1 給 Cboot 充電。充電電流如圖 8 中的紅色線(xiàn)所示，先是急劇上升到最大，然后緩慢下降。同時(shí)，電容 Cd 的電壓(綠色線(xiàn))逐漸下降，電容 Cboot 的電壓(粉色線(xiàn))逐漸上升。當 Cd 與 Cboot的壓差減小為約 0.65V(二極管 D1 的正向導通壓降)時(shí)，第一階段結束。

●階段二：12V 供電電壓給 Cd 和 Cboot 充電。受限于 Ri，充電電流將小于 1.2A (12V/10ohm)。

圖 8 中的仿真結果是基于 Cboot 為 300nF，圖 9 的仿真結果則是基于 Cboot 為 100nF。對比二者知，修改 Cboot電容容量所帶來(lái)的主要影響是第一個(gè)充電階段的持續時(shí)間，分別約為 280ns 和 120ns。下節會(huì )分析第一階段持續時(shí)間不同可能會(huì )帶來(lái)的風(fēng)險。

圖 10 給出的是實(shí)測波形，其中 CH1 是 LO 的波形;CH2 是 HB-HS 的波形;CH3 是 HO 的波形，CH4 是 VDD的電壓波形?？梢钥吹?，在 UCC27201 上電后，VDD 電壓快速下降，然后又緩慢上升，這與仿真結果一致。