單片機雙向并行接口總線(xiàn)的長(cháng)線(xiàn)傳輸技術(shù)

三、總線(xiàn)驅動(dòng)能力問(wèn)題及其解決方案

與一般單片機總線(xiàn)擴展技術(shù)中考慮的總線(xiàn)驅動(dòng)能力問(wèn)題不同，在用長(cháng)線(xiàn)電纜實(shí)現總線(xiàn)接口連接時(shí)也會(huì )產(chǎn)生總線(xiàn)驅動(dòng)能力問(wèn)題。前者主要考慮的是總線(xiàn)的交、直流負載能力，從而確定總線(xiàn)上允許掛接的負載個(gè)數；后者產(chǎn)生的根本原因是長(cháng)線(xiàn)電纜本身表現為高容性負載（分布電感的影響很小，一般不予考慮），在有限電流的驅動(dòng)下，信號在電纜一端傳送到另一端時(shí)，就會(huì )產(chǎn)生明顯的信號衰減和畸變現象，如圖2所示。所以用長(cháng)線(xiàn)電纜實(shí)現總線(xiàn)驅動(dòng)時(shí)主要考慮的是長(cháng)線(xiàn)本身作為負載對總線(xiàn)驅動(dòng)能力的要求。

工程實(shí)踐中發(fā)現，晶體管－晶體管邏輯（TTL）電平的單端信號幾乎很難在一個(gè)輸入/輸出（I/O）周期內驅動(dòng)1 m以上（甚至更短）的電纜；而且我們還發(fā)現一個(gè)有意思的現象，盡管互補金屬氧化物半導體（CMOS）邏輯電平的抗干擾噪聲容限明顯高于TTL電平，但相同電源電壓（5 V）下的高速CMOS（HCMOS）接口器件（主要指緩沖器端）的長(cháng)線(xiàn)驅動(dòng)能力卻明顯地低于TTL接口器件。定性地理解這一現象可解釋為，噪聲容限大的器件往往產(chǎn)生的噪聲也大，CMOS器件屬于容性負載，每個(gè)引腳有大約10 pF的輸入電容，輸入阻抗極高，對長(cháng)線(xiàn)電纜的阻抗不匹配導致的反射現象尤為嚴重，故抗干擾能力比TTL器件差許多。器件抗干擾能力通常與輸入阻抗有關(guān)，輸入阻抗越低，抗干擾能力越強。

在通常的總線(xiàn)接口驅動(dòng)器/緩沖器方案中，例如使用74245芯片作驅動(dòng)器/緩沖器，要提高長(cháng)線(xiàn)電纜連接時(shí)的總線(xiàn)驅動(dòng)能力，解決辦法主要有2種，一是適當降低傳輸速率，二是在總線(xiàn)兩端加上拉電阻。前者是為了避開(kāi)容性負載對脈沖前沿的平滑作用和反射波的干擾，這是一個(gè)暫態(tài)過(guò)程；后者是為了提高信號高電平，也起到降低輸入阻抗、減小反射波干擾的作用。筆者曾經(jīng)想利用這種方案在一個(gè)I/O周期內實(shí)現2 m長(cháng)電纜的雙向并口通信，但失敗了。正如前面強調指出的那樣，失敗原因當然并不僅僅是總線(xiàn)驅動(dòng)能力問(wèn)題。成功的實(shí)踐是使用OC門(mén)作驅動(dòng)器。OC門(mén)具有很強的總線(xiàn)驅動(dòng)能力，它允許輸出端直接相連實(shí)現“線(xiàn)與”功能。設計難點(diǎn)在于如何把單向驅動(dòng)改造為雙向驅動(dòng)，圖3給出了具體電路方案。

其工作原理為：數據寫(xiě)出時(shí)由地址譯碼電路的片選信號選通74373鎖存器，再由OC門(mén)7405驅動(dòng)至遠端緩沖器74244；數據讀入時(shí)先向74373輸出邏輯“0”，使已方OC門(mén)置于邏輯高狀態(tài)，正確實(shí)現“線(xiàn)與”功能，再由地址譯碼選通74244讀數。

圖3的方案具有相當的設計啟發(fā)性，稍加改造就可以適應許多要求高速、大容量雙向通信的場(chǎng)合。比如在74LS244側增加或干脆換成先進(jìn)先出（FIFO）器件，就可以支持高速、大容量的成塊數據交換。

四、電磁干擾及其解決方案

使用單端信號進(jìn)行長(cháng)線(xiàn)電纜傳輸時(shí)，有2種電磁干擾是不能忽視的：線(xiàn)間竄擾和地線(xiàn)噪聲。線(xiàn)間竄擾是當2條或多條較長(cháng)的的導線(xiàn)相平行而又靠得很近時(shí)，其中一條導線(xiàn)上的信號將對其它導線(xiàn)產(chǎn)生干擾。線(xiàn)間竄擾是一種近場(chǎng)（即距離干擾源小于的場(chǎng)，其中λ為電磁波長(cháng)）耦合干擾，受擾線(xiàn)上的影響來(lái)源于傳輸線(xiàn)間的分布電容和分布電感引起的電磁耦合。線(xiàn)間竄擾大多發(fā)生在多芯電纜、束捆導線(xiàn)或印制板上的平行導線(xiàn)之間，竄擾強度與相鄰兩信號線(xiàn)間互阻抗和信號線(xiàn)本身的特性阻抗有關(guān)，并與線(xiàn)間距成反比，與線(xiàn)平行長(cháng)度成正比。對線(xiàn)間竄擾的抑制，一般采用一些常規而有效的方法。當用扁平電纜作連接電纜時(shí)，在相鄰信號線(xiàn)之間插入地線(xiàn)，可把導線(xiàn)間的耦合電容轉化為對地電容；如果竄擾比較嚴重，還可以使用帶雙絞線(xiàn)結構的扁平電纜，這種電纜對抑制靜電干擾和空間電磁干擾也有效果；也可以考慮采用多股雙絞線(xiàn)結構的屏蔽電纜。

地線(xiàn)造成電磁干擾的主要原因是地線(xiàn)存在阻抗，當電流流過(guò)地線(xiàn)時(shí)，會(huì )在地線(xiàn)上產(chǎn)生電壓，這就是地線(xiàn)噪聲。在這個(gè)電壓的驅動(dòng)下，會(huì )產(chǎn)生地線(xiàn)環(huán)路電流，形成地環(huán)路干擾。當2個(gè)電路共用一段地線(xiàn)時(shí)，會(huì )形成公共阻抗耦合。增加地線(xiàn)的直徑對于減小直流電阻是十分有效的，但對于減小交流阻抗的作用很有限；減小交流阻抗，一個(gè)有效的辦法是多根地線(xiàn)并聯(lián)。當2根導線(xiàn)并聯(lián)時(shí)，其總電感：
ИL=(L1+M)/2 (7)И
式中L1是單根導線(xiàn)的電感；
M是兩根導線(xiàn)之間的互感。
正是因為地線(xiàn)的交流阻抗特性，使得地線(xiàn)成了電路中事實(shí)上的最大噪聲源。單端信號的傳輸長(cháng)度最終受限于地線(xiàn)長(cháng)度。抑制地線(xiàn)噪聲的最理想的辦法是對電纜兩側的電路進(jìn)行電氣隔離。參考文獻［２］給出了一種利用高速光耦6N137對MCS－51系列單片機的系統總線(xiàn)進(jìn)行雙向高速隔離的很新穎的方案。但筆者認為這種隔離方案對以雙向并行通信為目的應用來(lái)說(shuō)，已基本失去實(shí)用價(jià)值。因為光耦是單向傳輸器件，最終隔離的結果將是全雙工信道，而并行全雙工信道的長(cháng)線(xiàn)傳輸方案因技術(shù)、器件、線(xiàn)路成本上升很多而在工程上很少應用。所以，對TTL電平的單端信號的雙向傳輸來(lái)說(shuō)，必須嚴格限制電纜長(cháng)度，一般不能超過(guò)5 m。

五、 結束語(yǔ)

雙機并行通信技術(shù)普遍應用于短距、高速、大容量通信場(chǎng)合，但其高速性能受通信距離的影響很大，以更多的技術(shù)來(lái)實(shí)現并行通信長(cháng)線(xiàn)傳輸的可靠性和高效性在經(jīng)濟上是得不償失的。本文針對單片機系統之間的雙向并行總線(xiàn)的長(cháng)線(xiàn)傳輸問(wèn)題進(jìn)行了一些分析和討論，并給出了幾種廉價(jià)的解決方案。一般說(shuō)來(lái)，對2 m長(cháng)的并行通信電纜，數據傳輸率是完全可以達到500 kbit/s～1 Mbit/s。遵循器件解決的原則，也可以考慮采用并行接口標準器件，如IEEE－1284并行接口標準，這些標準接口器件已集成了端接元件并對連接器、電纜有嚴格的電氣要求。但即使這樣，在2 m長(cháng)的電纜上也很難達到2 Mbit/s的數據傳輸率。

參考文獻
［１］邵時(shí)，張汝杰.高速計算機系統中信號可靠傳輸技術(shù)［Ｊ］.微型機與應用，1998，（12）.
［２］劉大健，陳降道.單片機系統總線(xiàn)級的光電隔離［Ｊ］.微型機與應用，
1998，（6）.
［３］張松春，竺子芳，趙秀芬，蔣春寶.電子控制設備抗干擾技術(shù)及其應用（第2版）［Ｍ］.北京：機械工業(yè)出版社，1995.
［４］王幸之，王雷，翟成等.單片機應用系統抗干擾技術(shù)［Ｍ］.北京：北京航空航天大學(xué)出版社，1999