利用單片機和CPLD實(shí)現直接數字頻率合成（DDS）

直接數字頻率合成（DDS）技術(shù)是美國學(xué)者J.Tierncy，C.M.Rader和B.Gold在1971年首次提出的。這是一種全數字技術(shù)，該技術(shù)從相位概念出發(fā)直接合成所需要的波形。同傳統的頻率合成技術(shù)相比，DDS技術(shù)具有很多優(yōu)點(diǎn)：頻率切換時(shí)間短、頻率分辨率高、相位變化連續、容易實(shí)現對輸出信號的多種調制等［5］。但是由于當時(shí)的技術(shù)以及器件水平的限制，它的性能指標還無(wú)法與已有的技術(shù)相比，因此該技術(shù)當時(shí)并沒(méi)有引起足夠的重視。最近幾年來(lái)，隨著(zhù)技術(shù)和器件水平的提高，國外一些公司先后推出各種各樣的DDS專(zhuān)用芯片,如 Qualcomm公司的Q2230、Q2334, AD公司的AD9955、AD9850等［3］。這些產(chǎn)品的問(wèn)世，為電路設計者提供了良機，滿(mǎn)足了工程實(shí)際的需要。然而，商用DDS專(zhuān)用電路芯片也有它的的局限性，并不能滿(mǎn)足所有要求。例如，在實(shí)現線(xiàn)性調頻（LFM）等復雜的調制功能時(shí)，利用現有的商用芯片就會(huì )遇到一些困難［8］。由于近幾年來(lái)可編程器件CPLD 、現場(chǎng)可編程門(mén)陣列FPGA技術(shù)的迅速發(fā)展和廣泛應用，使用可編程器件實(shí)現DDS技術(shù)也越來(lái)越受到人們的關(guān)注。

1 DDS工作原理

DDS工作原理框圖如圖1所示，其實(shí)質(zhì)是以參考頻率源（系統時(shí)鐘）對相位進(jìn)行等可控間隔的采樣。由圖1可見(jiàn)，DDS包括由相位累加器和ROM查詢(xún)表構成的數控振蕩源（NCO）、DAC以及低通濾波器（LPF）3部分。在每一個(gè)時(shí)鐘周期，N位相位累加器與其反饋值進(jìn)行累加，其結果的高M(jìn)位作為ROM查詢(xún)表的地址，然后從ROM中讀出相應的幅度值送到DAC。低通濾波器LPF用于濾除DAC輸出中的高次諧波。因此通過(guò)改變頻率控制字K就可以改變輸出頻率fout。容易得到輸出頻率fout與頻率控制字K的關(guān)系為：fout=Kfc/2N，其中fc為相位累加器的時(shí)鐘頻率，N為相位累加器的位數。定義當K=1為系統頻率分辨率，即。

2 系統的總體設計

系統的原理框圖如圖2所示，本系統主要由單片機部分、DDS主通道部分、鍵盤(pán)及顯示部分以及輸出信號調理等部分組成。

單片機芯片采用的是比較常見(jiàn)的AT80C31芯片。同時(shí)片外還各擴展了1片程序存儲器2764與數據存儲器6264，分別用來(lái)存放運行中所需的程序與隨機數據。

DDS主通道部分是我們設計的關(guān)鍵所在，該部分主要由相位累加模塊、地址總線(xiàn)控制模塊、數據總線(xiàn)控制模塊與波形數據存儲器EPROM、SRAM等組成。其中相位累加模塊、地址總線(xiàn)控制模塊和數據總線(xiàn)控制模塊都是在CPLD上實(shí)現，采用的芯片是ALTERA公司的FLEX10K系列器件。我們將所需要合成的波形采樣數據固化在EPROM 2764中，但是我們知道EPROM的讀周期比較長(cháng)，很難滿(mǎn)足系統的訪(fǎng)問(wèn)時(shí)間要求。因此設計中又使用了1片HSRAM，在DDS系統合成波形的過(guò)程中，代替ROM進(jìn)行波形數據的快速查詢(xún)。

鍵盤(pán)和顯示部分是系統和用戶(hù)進(jìn)行交互的重要手段。這一部分的邏輯功能，也是在CPLD上實(shí)現的。

輸出信號調理部分是把從HSRAM中讀出的波形的數字幅度值首先轉換成模擬信號，然后再進(jìn)行放大、濾波處理后輸出。這一部份包括D/A轉換器、幅度放大器和濾波器。DAC器件采用AD公司的12位AD9713B，該器件特點(diǎn)是具有較高的更新速率（100 MSPS）和較低的功耗（725 mW）［1］,因此特別適合于DDS信號合成。幅度調節電路使用的是雙極性放大器AD708、AD9617和AD9713所組成的電路。

3 系統總體工作狀態(tài)說(shuō)明

前面已經(jīng)提到過(guò)，由于EPROM的讀取時(shí)間比較長(cháng)，很難滿(mǎn)足系統對時(shí)間的要求，因此在系統中又增加了1片高速SRAM，作為波形數據緩存器。這樣，系統就有兩個(gè)工作狀態(tài)：首先，系統開(kāi)始工作時(shí)，需要將波形數據從EPROM調到HSRAM中，即波形數據的加載狀態(tài)；數據加載完畢后，按照DDS合成原理進(jìn)行信號合成，即信號的合成狀態(tài)。系統設計中使用單片機的P1口控制這兩種工作狀態(tài)之間的切換。

3.1 波形數據的加載

單片機系統上電自檢完畢后，開(kāi)始進(jìn)行波形數據加載過(guò)程。此時(shí)，地址總線(xiàn)控制模塊和數據總線(xiàn)控制模塊，將總線(xiàn)的控制權交給單片機系統。在該過(guò)程中，EPROM處于讀狀態(tài)，而SRAM為寫(xiě)狀態(tài)。8031 按照EPROM、SRAM的時(shí)序要求，將8 k的波形數據從EPROM加載到HSRAM中。該過(guò)程大概需要幾毫秒時(shí)間。

由此我們知道,用這種方法不僅能夠合成標準波形（如：正弦波、方波、三角波等），而且還可以合成各種非標準波形。對此我們只要通過(guò)數據采集器或PC機獲得8 K的波形數據，然后存入到EPROM中，就可以按所需要的頻率輸出相應波形。

3.2 波形合成電路的設計

當波形數據加載完畢后，系統就可以進(jìn)行信號合成。單片機將接收到的頻率值轉換成頻率控制字，送到相位累加器。相位累加器在每一個(gè)時(shí)鐘周期進(jìn)行相位累加，然后將每次的累加和作為地址去尋址SRAM，讀出與該地址所對應的波形幅度值，然后送到D/A轉換器轉換成模擬信號，最后經(jīng)幅度放大、濾波輸出。