單片機系統多串行口設計技術(shù)

１　引言

在以單片機為核心的測控系統中．微控制器往往需要兩個(gè)或兩個(gè)以上的串行口與其他主機或外設進(jìn)行通訊，如何使系統具備多個(gè)串行接口，是一個(gè)具有普遍性的問(wèn)題。尤其在航空航天領(lǐng)域，由于ＧＰＳ、大氣數據系統、數字羅盤(pán)、無(wú)線(xiàn)電高度表、甚至陀螺等航空電子設備普遍采用串行通訊方式，單片計算機系統就更需要有多個(gè)串行口以滿(mǎn)足與外界信息交換的需要。

２　常用的多串行口設計方法

①選用多串行口單片機

直接選用多串行口單片機作為系統的ＣＰＵ，顯然是最直接有效的方法?，F在有許多新型ＣＰＵ配備兩個(gè)或兩個(gè)以上串行口，如Ｗ７７Ｅ５８、ＤＳ８０Ｃ３２０、ＭＳＰ４３０Ｆ１４９、Ｃ８０５１Ｆ０２０單片機和數字信號處理器ＴＭＳ３２０Ｃ３０有兩個(gè)串行口，而ｃｙｇｎａｌ的Ｃ８０５１Ｆ系列單片機有４－５個(gè)全雙工的異步串行口。

②用ＣＰＵ的Ｉ／Ｏ模擬串行口

當串行口的波特率設為９６００波特時(shí)，傳送一個(gè)ｂｉｔ需要１００ｕｓ左右，對于一般的單片機而言，軟件定時(shí)器完全有能力按異步串行通訊協(xié)議模擬出串行口的時(shí)序。所以，用ＣＰＵ的兩個(gè)Ｉ／Ｏ口和一個(gè)軟件定時(shí)器，就可以純粹用軟件模擬出一個(gè)串行口來(lái)。文獻介紹了一種具體的實(shí)現方法，發(fā)送時(shí)，只需按時(shí)序一位一位輸出數據即可，接收時(shí)，首先利用外部中斷檢測到Ｉ／Ｏ接收口上的起始電平，然后利用定時(shí)器按半個(gè)ｂｉｔ的時(shí)間長(cháng)度延時(shí)接收第一個(gè)ｂｉｔ的數據，再按一個(gè)ｂｉｔ的時(shí)間長(cháng)度延時(shí)依此讀取其他位的信號。

③基于高速輸入輸出的軟件串行口

８０Ｃ１９６系列單片機配備了高速輸入ＨＳＩ和高速輸出ＨＳＯ接口．可以利用ＨＳＩ和ＨＳＯ來(lái)模擬串行口。數據的輸出利用ＨＳＯ，只要在ＨＳＯ的定時(shí)器里寫(xiě)入與波特率對應的延遲時(shí)間，ＨＳＯ每中斷一次，輸出一個(gè)數據位，直到停止位輸出完畢。接收時(shí)，利用ＨＳＩ自身的信號跳變檢測功能檢測起始位，并產(chǎn)生中斷通知ＣＰＵ開(kāi)始接收數據，后續的數據位由軟件定時(shí)器按波特率定時(shí)讀取。文獻詳細介紹了實(shí)現方法，并給出了完整的程序代碼；本方法在８０Ｃ１９６ＭＣ／ＭＤ單片機中。則表現為事件處理陣列ＥＰＡ和外設事物服務(wù)器ＰＴＳ的應用，其優(yōu)點(diǎn)是ＥＰＡ的每個(gè)模塊與ＣＰＵ的指定引腳對應，減少了軟件開(kāi)銷(xiāo)和程序設計的復雜度。

④１６Ｃ５５０系列可編程通訊控制器

利用并行口擴展串行口的接口芯片種類(lèi)較多，其中１６Ｃ５５０系列通訊控制器普遍應用于計算機控制系統和通訊設備，以實(shí)現ＣＰＵ與串行口和ＭＯＤＥＭ的通訊。１６Ｃ５５０配備一個(gè)串行口，１６Ｃ５５２配備兩個(gè)串行口，而１６Ｃ５５４配備四個(gè)串行口。１６Ｃ５５０系列器件的實(shí)質(zhì)是實(shí)現串行口與ＣＰＵ并行口的轉換，其自身有較強的數字邏輯功能。１６Ｃ５５０系列器件的串行口工作方式均可編程，有的還帶有開(kāi)關(guān)量輸入輸出接口，可以作為ＣＰＵ的開(kāi)關(guān)量擴展接口用。

⑤用分立器件將并行口轉換為串行口

文獻提供了一種利用５５５定時(shí)器、Ｄ觸發(fā)器和移位寄存器等分立元件實(shí)現串、并口互相轉換的電路。該電路用定時(shí)器產(chǎn)生與波特率一直的同步時(shí)鐘信號，把接收到的數據移位寄存到并口供ＣＰＵ讀取，或把并行口的數據移位發(fā)出，其實(shí)質(zhì)是用若干個(gè)分立元件模擬１６Ｃ５５０的功能。

⑥串行口擴展芯片

現在有一種專(zhuān)門(mén)的ＳＰ系列串行口擴展芯片，可以將一路高速的全雙工串行口擴展為多路的低速全雙工串行口，串口的波特率通過(guò)晶振統一確定。如ＳＰ２３２８和ＳＰ２３３８可以將一路母串口擴展為三路子串口，ＳＰ２５３８可以將一路母串口擴展為五路子串口。該系列芯片有輸入地址線(xiàn)和輸出地址線(xiàn)，在通過(guò)母串口向子串口發(fā)送數據時(shí)要給輸出地址線(xiàn)上加選擇電平，確定從哪一路子串口輸出，在通過(guò)母串口從子串口讀取數據時(shí)要檢測輸入地址線(xiàn)的電平，以確定是哪一路子串口的信號。該系列芯片應該是采用分時(shí)機制，通過(guò)內部的邏輯電路將一路數據分解為多路或將多路數據合成為一路。如ＳＰ２３２８母串口的波特率是子串口波特率的四倍，ＳＰ２５３８母串口的波特率是子串口波特率的六倍。

⑦用多路復用器擴展串行口

文獻提供了一種利用多路復用器ＭＡＸ３５３將一路串行口擴展為兩路的方法。在發(fā)送信號的時(shí)候，ＣＰＵ先給出ＭＡＸ３５３的端口選擇地址，串行信號經(jīng)多路復用器的切換，從指定通道發(fā)送出去。在接受信號的時(shí)候，將多路復用器默認為第一通道，第二路串行口的ＲＸＤ２同時(shí)接到（２ＰＵ的外部中斷引腳上。如果第一通道有數據，則直接接收。如果第二通道有數據．ＲＸＤ２的起始位將產(chǎn)生一個(gè)外部中斷，ＣＰＵ進(jìn)入中斷響應程序，將復用器切換到第二通道，接受ＲＸＤ２的數據。一個(gè)字節接收完畢后，將復用器切換回第一通道。

文獻的方法占用了一個(gè)外部中斷，且只能將一路串口擴展為兩路?；谕瑯拥乃悸?，可以利用四選一多路復用器將一路串行口擴展為兩路以上。發(fā)送

數據的操作過(guò)程同上。為了實(shí)現數據的接收，需要用可編程邏輯器件或鎖存器及編碼器設計一個(gè)通道選擇電路，哪一路先有起始位，將多路復用器選通到哪一路。ＣＰＵ根據通道選擇電路的輸出確定所收數據的通道編號。

⑧運用ＦＰＧＡ／ＣＰＬＤ設計串行口

ＦＰＧＡ／ＣＰＬＤ具有強大的電路模擬功能。利用ＦＰＧＡ／ＣＰＬＤ可以設計并行口轉串行口的時(shí)序邏輯電路，該電路一般由四部分組成：總線(xiàn)接口與控制邏輯部分、波特率發(fā)生部分、移位輸出與鎖存部分、移位輸入與鎖存部分。該電路波特率可以調節，有片選線(xiàn)和讀寫(xiě)線(xiàn)。ＣＰＵ通過(guò)并行口對電路進(jìn)行訪(fǎng)問(wèn)。從實(shí)質(zhì)上說(shuō)，該電路模擬了可編程控制器１６Ｃ５５０的串行接口功能。事實(shí)上，ＦＰＧＡ／ＣＰＬＤ有很大的靈活性?？筛鶕?shí)際需要和系統資源對電路進(jìn)行適當裁剪，也可把多路復用技術(shù)或時(shí)分復用技術(shù)運用于串行口的模擬。

３　多串行口設計方法的比較研究與選擇原則

以上８種方法，各有利弊。顯然，選用多串口ＣＰＵ是最為直接有效的方法，但是選用一種新型號的ＣＰＵ，對于開(kāi)發(fā)者來(lái)說(shuō)，有一定的開(kāi)發(fā)風(fēng)險，有時(shí)還有受到供貨渠道和開(kāi)發(fā)條件的限制。選用專(zhuān)用芯片是一種可靠性最高的串口外部擴展法，有技術(shù)成熟、軟件工作量小等諸多優(yōu)勢。不足之處是硬件成本增加、體積增加，有時(shí)還要占用外部中斷源。選用多路復用器。其好處是可以實(shí)現ＣＰＵ一點(diǎn)對多點(diǎn)的通訊、軟硬件成本低、可靠性高，致命缺點(diǎn)是ＣＰＵ不能同時(shí)接收多路輸入數據。選用ＦＰＧＡ／ＣＰＬＤ既可以設計串行接口本身，又可以用來(lái)實(shí)現多路串口切換，或管理多個(gè)串行接口芯片的中斷源。優(yōu)點(diǎn)是可靠性高、ＣＰＵ軟件開(kāi)銷(xiāo)小，不足是開(kāi)發(fā)成本稍大、硬件成本高。用分立元件實(shí)現串行口的轉換，優(yōu)點(diǎn)是軟件工作量小，不足是電路復雜、可靠性差、要占用外部中斷源。利用軟件模擬串行接口，其優(yōu)點(diǎn)不言而喻．既不增加任何硬件，又不占用外部中斷源。缺點(diǎn)是軟件復雜度高、ＣＰＵ開(kāi)銷(xiāo)大、要占用軟件定時(shí)器。