基于FPGA的音頻處理芯片的設計

Zero表示不加任何操作數

Sign表示加上負的操作數

Shift表示移位操作

而Virtual Address表示操作數的虛擬地址。

Base Address總是指向DataRAM中最早寫(xiě)入的值所在的地址，也就是x(n-7)的地址，而Virtual Address其他值相對于x(n-7)的地址，所以可以得出操作數在DataRAM中實(shí)際的地址：

Physical Address=BaseAddress+VirtualAddress

以y(n)=2-1(...2-1(2-1(2-1u1+u2)+u3)+...)+u16)中的u1為例

U1 = x(n-6) - x(n-7);

參數設置：C1= x(n-6)=000001

C2=-x(n-7)=011000

※最低的三位表示存儲地址

※第4位表示移位標志,C2(4)為1表示計算出U1以后要右移得到2-1* U1

※第5位表示符號位，控制加減運算。C1(5)為0表示加, C2(5)為1表示減

※最高位，也就是第6位在Un=0時(shí)為1，這里只有C19(6)為1

3.3 端口描述

3.4 模塊設計
3.4.1 EEPROM [5]
·EEPROM用來(lái)存儲系統參數

·EEPROM是32*6bit的存儲陣列

·EEPROM的輸入是Enable，Address(4 downto 0)

·EEPROM的輸出是CoeffData(5 downto 0)

·EEPROM的首單元存放了操作的個(gè)數；例如，首單元存放011100表示一共有28個(gè)操作。

3.4.2 ProgramRAM [6]
·ProgramRAM接收EEPROM中的系統參數

·ProgramRAM是32*6bit的存儲陣列

·ProgramRAM的輸入是Write，Read，DataIn(5 downto 0)，Address(4 downto 0)

·ProgramRAM的輸出是Zero，Sign，Shift，DataAddr(2 downto 0)

3.4.3串并轉換模塊[7] (Serial2Parallel)
·Serial2Parallel接收來(lái)自ADC的串行數據、數據時(shí)鐘和幀同步信號

·Serial2Parallel將串行輸入信號轉化為16bit的并行信號

·Serial2Parallel的輸入是DataClk，DataIn，FrameSync

·Serial2Parallel的輸出是DataOut(15 downto 0),DataOutSync