基于FPGA的音頻處理芯片的設計
加入技術(shù)交流群
3.4.4并串轉換輸出模塊[7] (Parallel2Serial)
?Parallel2Serial將并行信號轉化為串行信號
?Parallel2Serial的輸入是DataIn(15 downto 0)，DataClk，FrameSync
?Parallel2Serial的輸出是DataOut
3.4.5主控制器模塊(Main Controller)
·主控制器模塊是整個(gè)設計的核心，它協(xié)調控制著(zhù)其他各個(gè)模塊的工作
·主控制器模塊是根據操作流程圖設計的一個(gè)狀態(tài)機
3.4.6 地址生成模塊(AddressGen)
·PhysicalAddress實(shí)際上是一個(gè)加法器,將VirtualAddress與BaseAddress相加產(chǎn)生讀地址
·BaseAddress實(shí)際上是一個(gè)計數器，IncreaseBase信號控制加1，產(chǎn)生寫(xiě)地址
·MUX選擇讀地址或者是寫(xiě)地址到DataRAM
4.2 仿真結果
通過(guò)程序，對一組輸入序列進(jìn)行了仿真結果比較，所獲得的結果如表1所示。
表1：仿真結果比較
通過(guò)表1可以看出音頻處理芯片達到了預期的設計目標，效果良好。
可以看到，期望值和仿真結果在最后一位會(huì )有±1的誤差，這是由于我們采用的移位算法將最后一位移出時(shí)不進(jìn)行四舍五入造成的。經(jīng)過(guò)計算，這種誤差不會(huì )影響FIR的精度。
5 結束語(yǔ)
本文設計的音頻處理芯片主要實(shí)現FIR濾波器功能，可以滿(mǎn)足較為簡(jiǎn)單的語(yǔ)音信號處理的需要。用POT系數表示方法來(lái)表示系統參數，用一個(gè)加法器和一個(gè)移位寄存器實(shí)現乘法器的功能，這樣在面積功耗上就有相當大的優(yōu)勢。設計過(guò)程是采用自頂向下的設計方法。最終的仿真結果符合預期的要求
評論