基于NAND FLASH的大容量視頻存儲系統的設計
加入技術(shù)交流群
FPGA作為DSP的異步外設連接到DSP的系統總線(xiàn)上，DSP通過(guò)存儲器DMA的方式向FPGA發(fā)送數據和讀取FPGA內部RAM中的數據?？紤]到FPGA自身I／O引腳數量的限制和引腳驅動(dòng)能力，本系統采用兩片FPGA來(lái)驅動(dòng)100片FLASH，FLASH陣列分為25組，每組4片FLASH，共用一套數據／地址總線(xiàn)和控制總線(xiàn)，各片FLASH通過(guò)片選信號來(lái)選中。
DSP的PPI接口接收到的視頻數據是經(jīng)過(guò)MPEG-4格式壓縮過(guò)的，其最大bit流速率為4 Mb／s。PPI的總線(xiàn)時(shí)鐘頻率最大可達133 MHz，也就是數據傳輸速率最大可達133 M×16 b／s，所以對于4 Mb／s的視頻數據完全可以滿(mǎn)足要求。視頻數據到達存儲板后，由FPGA負責寫(xiě)入存儲器，存儲芯片K9WBG08U1M的寫(xiě)入速率為5MB／s，每路視頻數據率為4Mb／s=0．5MB／s，故存儲芯片K9WBG08U1M也可以達到存儲速率的要求。
2．3 FLASH的驅動(dòng)設計
本系統采用FPGA給FLASH提供總線(xiàn)驅動(dòng)和譯碼邏輯，以其中一片FPGA為例，其具體實(shí)現圖如圖2所示。本文引用地址：http://dyxdggzs.com/article/165555.htm
在FPGA內部構建兩個(gè)雙口RAM，一個(gè)用于存儲操作，一個(gè)用于下載操作。當進(jìn)行存儲操作時(shí)，FPGA首先接收DSP發(fā)送的數據(包含地址信息)存儲在雙口RAM中，此過(guò)程采用MDMA的方式。數據接收完成后，DSP給FPGA發(fā)送啟動(dòng)信號，此時(shí)FPGA開(kāi)始產(chǎn)生FLASH控制時(shí)序將存儲在雙口RAM中的數據寫(xiě)入FLASH中，同時(shí)根據地址信息譯碼產(chǎn)生相應的片選信號來(lái)選中某一片FLASH芯片。在編程過(guò)程中，只要保證下一次MDMA結束前當前頁(yè)編程已經(jīng)結束，就可以產(chǎn)生一個(gè)脈沖通知DSP準備下一頁(yè)寫(xiě)入操作，這樣可以讓MDMA與編程同時(shí)進(jìn)行，從而提高寫(xiě)入速率；同理，在進(jìn)行下載操作時(shí)，先將FLASH中的數據緩存到雙口RAM中，然后通知DSP進(jìn)行MDAM操作即可。圖3給出了存儲操作的功能仿真波形。從圖中可以看出完全滿(mǎn)足FLASH的寫(xiě)入時(shí)序，經(jīng)驗證，此模塊實(shí)現的存儲效果非常好。
評論