Spartan 6上嵌入式網(wǎng)絡(luò )服務(wù)系統設計實(shí)現

　　摘要：隨著(zhù)FPGA在嵌入式領(lǐng)域的快速發(fā)展和網(wǎng)絡(luò )技術(shù)的日益成熟，基于FPGA的網(wǎng)絡(luò )開(kāi)發(fā)成為嵌入式系統研究的重要分支。本文系統地研究了FPGA網(wǎng)絡(luò )通信，并成功運用Xilinx開(kāi)發(fā)平臺EDK構建一個(gè)基于總線(xiàn)AXI4的嵌入式網(wǎng)絡(luò )服務(wù)系統。系統包括硬件系統設計和軟件程序設計，即采用MicroBlaze微處理器軟核，Xilkernel嵌入式操作系統和lwip以太網(wǎng)協(xié)議，實(shí)現了通過(guò)Web瀏覽器對開(kāi)發(fā)板的實(shí)時(shí)控制和網(wǎng)絡(luò )數據回傳的實(shí)時(shí)顯示。這一設計在Spartan 6 Atlys開(kāi)發(fā)平臺上得以實(shí)現和驗證，為需要使用該系列開(kāi)發(fā)板進(jìn)行的網(wǎng)絡(luò )通信設計提供了很好的指導作用。

　　引言

　　隨著(zhù)嵌入式系統的發(fā)展和Internet的普及，越來(lái)越多的嵌入式系統引進(jìn)Web Server和遠程等概念。以太網(wǎng)以其速度快、成本低，成為嵌入式Web Server和遠程文件傳輸接入網(wǎng)絡(luò )的主要方式。因此，實(shí)現基于以太網(wǎng)的嵌入式Web Server和遠程文件傳輸具有十分重要的實(shí)際意義。

　　本設計采用Spartan 6 XCSLX45芯片Atlys FPGA開(kāi)發(fā)板，其具有容量大、資源多、性?xún)r(jià)比適中等特點(diǎn)，此外Atlys配備了各種高端接口，包括千兆以太網(wǎng)、HDMI視頻輸入輸出、128MByte DDR2存儲陣列、AC97 Codec及USB接口，其采用的是Marvell公司的千兆以太網(wǎng)(GbE)PHY收發(fā)器88E1111，支持GMII接口，GMII接口支持三種速度模式10/100/1000Mbit，這為本文的以太網(wǎng)通信提供了網(wǎng)絡(luò )通信條件。同時(shí)，AXI總線(xiàn)是ARM高級微控制器總線(xiàn)結構的一部分，擁有高產(chǎn)率、高靈活、廣泛IP可用性等優(yōu)勢^[1]。本文采用AXI4總線(xiàn)結合Atlys上的GMII接口，設計并實(shí)現了lwip以太網(wǎng)通信，為今后在嵌入式通信領(lǐng)域的進(jìn)一步研究奠定了基礎。

　　系統的設計

　　本文將會(huì )從系統硬軟件兩方面的設計和實(shí)現進(jìn)行闡述，本設計是基于Spartan 6 Atlys硬件開(kāi)發(fā)平臺，利用Xilinx ISE 13.2軟件開(kāi)發(fā)平臺進(jìn)行硬軟件的設計，由于EDK集成的XPS(Xilinx Platform Studio)硬件設計平臺和SDK(Xilinx Software Development Kit)軟件設計平臺，本文的lwip以太網(wǎng)通信嵌入式系統的設計將會(huì )分成硬軟系統設計兩部分進(jìn)行詳細地介紹。

　　硬件系統的設計

　　本系統的總體硬件設計如圖1，包括AXI總線(xiàn)，MicroBlaze CPU核，Ethernet為設計千兆以太網(wǎng)，Ethernet_dma為實(shí)現Ethernet和MCB_DDR2的快速數據傳輸，MCB_DDR2 128MByte存儲陣列，axi_intc，axi_timer時(shí)鐘控制模塊，LED_8Bits 8個(gè)LED燈，RS232_Uart串口控制器，Debug_Module以及Dip_Switches_8Bits 8個(gè)撥碼開(kāi)關(guān)，采用100MHz時(shí)鐘。

　　系統間的數據交互是通過(guò)千兆以太網(wǎng)實(shí)現的^[2]，下面對關(guān)鍵IP核：AXI_DMA、Ethernet IP核^[3]進(jìn)行簡(jiǎn)要的介紹。

　　ETHERNET_dma即AXI_DMA(AXI直接內存訪(fǎng)問(wèn))，是Xilinx嵌入式開(kāi)發(fā)套件(EDK)中自帶的IP軟核，它為內存和AXI流型目標外圍設備提供高帶寬的直接內存訪(fǎng)問(wèn)，它通過(guò)從CPU上卸載數據移動(dòng)任務(wù)來(lái)體現分散/收集功能，如AXI以太網(wǎng)之間提供高速數據移動(dòng)。

　　Ethernet核通過(guò)32位的AXI4-Lite接口子集為內部寄存器提供了一個(gè)控制接口，AXI4-Lite接口支持單拍讀和寫(xiě)的數據傳輸(無(wú)突發(fā)傳輸)。發(fā)送和接收數據接口都是通過(guò)AXI4-Stream接口。AXI Ethernet通過(guò)AXI4-Lite總線(xiàn)接口連接到MicroBlaze處理器內核上，允許訪(fǎng)問(wèn)寄存器，同時(shí)32位AXI4-Stream總線(xiàn)可供以太網(wǎng)數據在A(yíng)XI Ethernet上發(fā)送和接收。在硬件沒(méi)有負載條件下，該AXI4-Stream總線(xiàn)提供TCP/UDP的部分校驗和。

　　由于本設計中使用Spartan 6 Atlys系列，本文為該系列的網(wǎng)絡(luò )通信研究提供的方法：使用Soft Ethernet IP核，設置使用GMII模式，該IP核是soft TEMAC需要特定的license，可在官方網(wǎng)站上下載。Ethernet核可以計算發(fā)送TCP/UDP校驗和以及驗證發(fā)送TCP/UDP校驗和，使用此邏輯可以顯著(zhù)地提高最大以太網(wǎng)總線(xiàn)數據傳輸率，同時(shí)降低處理器對以太網(wǎng)任務(wù)的利用率。系統的MicroBlaze微處理器通過(guò)AXILITE總線(xiàn)接口訪(fǎng)問(wèn)AXI DMA，分散/收集引擎從MCB_DDR2中查找緩沖區描述符，然后協(xié)調AXI Ethernet和MCB_DDR2之間的主要數據傳輸。例如MCB_DDR2中的參數設置：

　　PARAMETER C_INTERCONNECT_S0_AXI_MASTERS = microblaze_0.M_AXI_DC & microblaze_0.M_AXI_IC & ETHERNET_dma.M_AXI_SG & ETHERNET_dma.M_AXI_MM2S & ETHERNET_dma.M_AXI_S2MM

　　以及Ethernet中的接口設置：

　　BUS_INTERFACE AXI_STR_TXD = ETHERNET_dma_txd
　　BUS_INTERFACE AXI_STR_TXC = ETHERNET_dma_txc
　　BUS_INTERFACE AXI_STR_RXS = ETHERNET_dma_rxs
　　BUS_INTERFACE AXI_STR_RXD = ETHERNET_dma_rxd

　　通過(guò)上述設置和IP核的加入，一個(gè)基于A(yíng)XI4總線(xiàn)lwip以太網(wǎng)嵌入式硬件系統搭建完畢，在Xilinx XPS硬件系統設計工具中修改相應的ucf約束文件，即可通過(guò)Hardware->Generate Bitstream產(chǎn)生比特流文件供后續軟件系統設計的調用。

　　軟件系統的設計

　　本文的軟件系統主要分為三部分：文件系統的建立、FTP遠程傳輸文件設計以及HTTP(超文本傳輸協(xié)議)服務(wù)^[4]利用網(wǎng)頁(yè)對Atlys開(kāi)發(fā)板進(jìn)行遠程顯示及實(shí)時(shí)控制的設計，從而使傳統控制設備轉變?yōu)榫邆淞艘訲CP/IP為底層通信協(xié)議，Web技術(shù)為核心^[5]的Internet控制設備。軟件系統采用Xilinx ISE集成的Xilkernel系統內核，通過(guò)設置選擇相應的庫文件，如本文所需要的lwip130(用于輕量級以太網(wǎng)的通信，TCP/IP協(xié)議的一種，并且了解了輕量級TCP/IP協(xié)議棧和一般操作系統的TCP/IP協(xié)議棧的區別^[6])和xilmfs(用于文件存儲系統)的庫文件，設計程序時(shí)調用所配置系統的庫文件、系統頭文件以及自定義的一些程序文件，從而設計出完整的lwip以太網(wǎng)通信系統。