基于當代DRAM結構的存儲器控制器設計

1、引言
當代計算機系統越來(lái)越受存儲性能的限制。處理器性能每年以60％的速率增長(cháng)，存儲器芯片每年僅僅增加10％的帶寬，本文就如何設計一種符合當代DRAM結構的高效存儲器控制器進(jìn)行研究。
本文第二部分介紹當代DRAM結構特點(diǎn)；第三部分介紹存儲器控制器結構以及調度算法；第四部分介紹模擬環(huán)境以及性能表現。
2、當代DRAM結構
為了提高存儲器的性能，存儲器控制器的設計必須充分利用當代DRAM的特點(diǎn)。DRAM是3D的存儲器（體行列），每個(gè)體獨立于其他體操作并且一次存取整行。當存儲陣列的一行被存?。ㄐ屑せ睿?，存儲陣列的整行被傳輸到這個(gè)體的行緩沖。當一行在行緩沖中處于激活態(tài)，任何的讀寫(xiě)（列存?。┛梢詧绦?。當完成所有可利用的列存取，被緩沖的行必須依靠外在的操作（體預充電）寫(xiě)回存儲陣列，為后來(lái)的行激活操作做準備。
存儲器存取調度者必須滿(mǎn)足DRAM時(shí)序和資源限制。共享的地址和數據線(xiàn)資源使存取串行化到不同的DRAM體，但是每個(gè)體的狀態(tài)機是獨立的。因此，調度者必須仲裁要使用單一資源的預充電、行、列操作。要充分利用存儲帶寬，必須每次行激活下有足夠的列存取并且隱藏其他體的預充電/激活延遲。
3、存儲器控制器結構及調度算法
存儲器存取調度是排序DRAM操作（體預充電，行激活，列存?。┩瓿僧斍皰炱鸬拇鎯ζ鞔嫒〉倪^(guò)程。操作表示一個(gè)命令（如行激活、列存?。?，被存儲器控制器發(fā)射到DRAM。訪(fǎng)問(wèn)表示由處理器產(chǎn)生的存儲器訪(fǎng)問(wèn)（如讀訪(fǎng)問(wèn)或者寫(xiě)訪(fǎng)問(wèn)）。一個(gè)訪(fǎng)問(wèn)產(chǎn)生一個(gè)或者多個(gè)存儲器操作。

圖1.存儲器控制器結構
圖1顯示采用存取調度算法的控制器結構。每個(gè)體有預充電管理器，行仲裁器。預充電管理器決定什么時(shí)候對與他相關(guān)的體預充電。每個(gè)體的行仲裁器決定哪一行被激活。列仲裁器被所有體共享，授權共享的數據線(xiàn)資源給來(lái)自所有掛起的訪(fǎng)問(wèn)的列存取。最后，預充電管理器、行仲裁器、列仲裁器發(fā)射選擇的操作給單一的地址仲裁器，地址仲裁器授予共享地址資源給一個(gè)或者多個(gè)操作。
預充電管理器，行仲裁器，列仲裁器可以使用多個(gè)不同的策略選擇DRAM操作。由于地址線(xiàn)資源的是共享的，地址仲裁器策略決定哪個(gè)預充電、激活、列操作被執行。跟其他調度策略一樣，按序或者優(yōu)先權策略可用來(lái)作為地址仲裁器策略。列優(yōu)先調度策略可以減少到激活行的訪(fǎng)問(wèn)延遲，然而預充電優(yōu)先或者行優(yōu)先調度策略會(huì )增加體并行性。
下面介紹幾種預充電管理器，行仲裁器，列仲裁器可能使用的調度策略：
In order：DRAM操作只會(huì )執行最早請求掛起的訪(fǎng)問(wèn)；
Ordered：越老的訪(fǎng)問(wèn)優(yōu)先級越高；
Open：只有在其他行有掛起的訪(fǎng)問(wèn)而激活行沒(méi)有掛起的訪(fǎng)問(wèn)才進(jìn)行體預充電。當有顯著(zhù)的行局部性使得后來(lái)的訪(fǎng)問(wèn)命中前面訪(fǎng)問(wèn)的行，Open策略應該采用；
Closed：只要激活行沒(méi)有掛起的訪(fǎng)問(wèn)體就預充電。后來(lái)的訪(fǎng)問(wèn)不太會(huì )命中前面訪(fǎng)問(wèn)的行，closed策略應該采用。
4、控制器性能表現
傳輸帶寬而不是訪(fǎng)問(wèn)延遲驅動(dòng)流處理器性能。因此流媒體處理系統是首要的需要存儲器存取調度。為了評價(jià)存儲器存取調度對于媒體處理器的性能影響，通過(guò)模擬運行典型的基準程序。