基于NiosII軟核處理器的步進(jìn)電機接口設計

摘要：NiosII軟核處理器是Altera公司開(kāi)發(fā)，基于FPGA操作平臺使用的一款高速處理器，為了適應高速運動(dòng)圖像采集，提出了一種基于NiosII軟核處理的步進(jìn)電機接口設計，使用verilog HDL語(yǔ)言完成該接口設計，最后通過(guò)OuartusII軟件，給出了實(shí)驗仿真結果。
關(guān)鍵詞：SOPC；步進(jìn)電機；硬件描述語(yǔ)言；軟核

電子技術(shù)發(fā)展日新月異，控制技術(shù)也發(fā)生了革命性的變化，特別是SOC技術(shù)的發(fā)展，文中主要研究的是遠程控制系統中步進(jìn)電機控制模塊設計。首先，根據控制功能的要求設計了步進(jìn)電機控制模塊，該模塊采用一種脈沖疊加算法，實(shí)現了對步進(jìn)電機任意頻率變速；然后，將該模塊封裝到SOPC Builder的標準模塊庫中；最后，利用SOPC技術(shù)，在A(yíng)ltera公司的Cyclone II EP2C35芯片上集成了NiosII軟核，相關(guān)的外圍控制器和自定義的電機控制模塊，完成了該設計的驗證工作。

1 基本原理
步進(jìn)電機是一種把電脈沖信號變換成直線(xiàn)位移或角位移的執行元件。步進(jìn)電機的轉子做成多極的，定子上嵌裝有多相不同連接的控制繞組，有專(zhuān)用電源供電。每輸入一個(gè)脈沖，步進(jìn)電機就前進(jìn)一步，故又叫做脈沖電動(dòng)機。其角位移量與脈沖數成正比；線(xiàn)速度或轉速與脈沖頻率成正比。本文是針對的四相反應式步進(jìn)電機而設計的控制器，它的定子磁極上增加了小齒，轉子也做成多極的，定、轉子的齒距相同，齒數也適當的配合。這樣，在一對磁極下，定、轉子齒在對正時(shí)，下一相繞組下的定轉子齒錯開(kāi)t／m(t為齒間距，m為相數)，再下一相繞組下定、轉子齒錯開(kāi)2t／m，并以此類(lèi)推，在定子磁場(chǎng)的作用下，由于轉子力圖取最大的磁導位置，所以每一拍，轉子轉過(guò)相當t／m齒矩的角度(步距角)：

步進(jìn)電機常用的有四相，也有三、五、六甚至更多相。相數和轉子齒數越多，步矩角就越小，在同樣的脈沖頻率下，轉速越低。

2 電機控制模塊結構設計
2．1 概述
步進(jìn)電機控制主要由電機控制器和電機驅動(dòng)器兩部分組成，如圖1所示。其中，電機控制器用于控制產(chǎn)生脈沖，電機驅動(dòng)器用于控制輸出信號的功率放大。本文主要設計電機控制器。從圖1可知，在電機控制器中含Avalon總線(xiàn)接口。在整個(gè)NiosII系統中電機控制器作為一個(gè)從設備使用。

電機控制系統的工作過(guò)程是：當控制電機的命令信號經(jīng)網(wǎng)絡(luò )發(fā)出，傳給NiosII后，NiosII通過(guò)Avalon總線(xiàn)將信號傳給電機控制器，將這個(gè)信號作為電機控制器中controller的輸入，然后電機控制器會(huì )自動(dòng)的輸出4相控制步進(jìn)電機的脈沖信號，這些信號再經(jīng)過(guò)電機的驅動(dòng)器的功率放大后，就可以直接驅動(dòng)電機運轉?？梢钥闯銎渲械腸ontroller是整個(gè)電機控制模塊的核心。這里的contorller模塊又由3部分組成：脈沖
發(fā)生控制器、脈沖發(fā)生器、脈沖分相器。脈沖發(fā)生控制器主要是為脈沖發(fā)生器提供基準脈沖和和標記脈沖個(gè)數的寄存器值。然后通過(guò)脈沖分相器的作用來(lái)控制電機的脈沖信號CP。
2．2 脈沖發(fā)生器方案的提出
根據整個(gè)系統的設計要求，電機控制器需具有基準時(shí)鐘65 536 Hz；輸出脈沖的個(gè)數設定范圍1～16 777 215；輸出脈沖的速率設定范圍1-65 535 pps。根據上面的要求，所以需要用一個(gè)16位的計數器來(lái)實(shí)現不同脈沖的信號的輸出，而不同頻率的輸出脈沖之間不能重疊。
有了16種不同的頻率而且互不重疊的基脈沖后，就可以提取16種頻率的脈沖作為疊加脈沖，從而得到0～65 535范圍內的連續可調的脈沖頻率。

式中：f為要得到的頻率；fi為各個(gè)疊加頻率；f0基準脈沖；rn-(i+1)第n-(i+1)個(gè)寄存器。
文中取n=16，所以16個(gè)寄存器組成的16位二進(jìn)制數的范圍就是0000～FFFF。根據公式(3)、(4)可知，只要f0等于65 536 Hz，那么通過(guò)改變二進(jìn)制數(r15～r0)，輸出f就連續可調。該電路也就是脈沖發(fā)生器(step_wave)中的核心電路。
2．3 電機控制模塊設計
一般步進(jìn)電機的控制器可以通過(guò)單片機來(lái)實(shí)現，本文電機控制模塊是用verilog HDL語(yǔ)言實(shí)現、以IP模塊的形式封裝在SOPC Builder的IP模塊庫中，它是可以被NiosII系統直接調用的。圖2為電機控制模塊的設計層次圖。

1)脈沖控制器
根據脈沖控制器要實(shí)現的功能，可以確定脈沖控制器主要是由以下幾個(gè)小模塊構成：標準頻率產(chǎn)生模塊；總輸出脈沖數控制模塊；輸出的脈沖個(gè)數寄存器更新模塊。
2)脈沖發(fā)生器
脈沖發(fā)生器的功能是產(chǎn)生需要的脈沖序列，經(jīng)過(guò)分析后知道，此部分主要由以下幾個(gè)模塊構成：
①16 bit計數器，脈沖發(fā)生器最終輸出的脈沖其實(shí)是由1／2CLK、1／4CLK、1／8CLK…1／32 768CLK這16種脈沖組合實(shí)現，CLK是由step _control分頻得到基準時(shí)鐘。為了實(shí)現這16種頻率的脈沖，需要16bit的計數器。16bit計數器的產(chǎn)生16種狀態(tài)，保持16種基頻的狀態(tài)唯一。
②基頻產(chǎn)生模塊，由公式(3)、(4)可知，這16種脈沖其實(shí)是以16bit計數器的16種不會(huì )重疊的狀態(tài)為條件而產(chǎn)生的。
③脈沖疊加，脈沖疊加模塊，用來(lái)把這16種脈沖疊加起來(lái)，得到需要合成的輸出。最終合成的輸出控制可由16個(gè)兩輸入與門(mén)來(lái)實(shí)現，一端接輸出脈沖，另一端接對應的脈沖個(gè)數寄存器。
3)脈沖分相器
由于是四相步進(jìn)電機，并以單拍的方式運行，所以在最后從脈沖分相器輸出的頻率為四相。CP[3：0]就是最終輸出的四相信號。

3 電機控制模塊的仿真與驗證
1)功能仿真
電機控制模塊在Quartus II上的綜合結果如圖3所示，電機控制模塊是由slave、step_control、step_wave及step_cp 4部分組成。

2)SOPC平臺驗證
首先導入的HDL文件是用于描述模塊的硬件邏輯功能。對于電機控制模塊，導入的文件分別是motor．v、step_control．v、step_wav e．v和step_cp．V，其中motor．V是頂層文件，配置SOPC平臺，如圖4所示。

當通過(guò)SW開(kāi)關(guān)設定不同的值時(shí)，相應控制電機的4路脈沖信號就可以通過(guò)led顯示出來(lái)。同時(shí)，利用Quartus II中的signaltap II的對電機控制模塊仿真如圖5所示。仿真結果是與實(shí)際設計相符的。

4 結論
根據控制功能的要求，文中設計了步進(jìn)電機控制模塊，該模塊采用一種脈沖疊加算法，實(shí)現了對步進(jìn)電機正、反轉控制；實(shí)現了對步進(jìn)電機轉動(dòng)的定位和任意頻率變速。完成了對該模塊向SOPC Builder的標準模塊庫中的封裝。
結合Avalon總線(xiàn)、Nios II內核及其外設的特點(diǎn)，使用Quartus II和SOPC Builder存Cvclone II上創(chuàng )建了一個(gè)遠程控制的硬件平臺。