準諧振反激式電源設計之探討

低成本和高可靠性是離線(xiàn)電源設計中兩個(gè)最重要的目標。準諧振 (Quasi resonant) 設計為設計人員提供了可行的方法，以實(shí)現這兩個(gè)目標。準諧振技術(shù)降低了MOSFET的開(kāi)關(guān)損耗，從而提高可靠性。此外，更軟的開(kāi)關(guān)改善了電源的EMI特性，允許設計人員減少使用濾波器的數目，因而降低成本。本文將描述準諧振架構背后的理論及其實(shí)施，并說(shuō)明這類(lèi)反激式電源的使用價(jià)值。

基本知識

“準”(quasi)是指有點(diǎn)或部分的意思。在實(shí)現準諧振的設計中，現有的L-C 儲能(L-C tank) 電路正戰略性地用于PWM電源中。結果是L-C 儲能電路的諧振效應能夠“軟化”開(kāi)關(guān)器件的轉換。這種更軟的轉換將降低開(kāi)關(guān)損耗及與硬開(kāi)關(guān)轉換器相關(guān)的EMI。由于諧振電路僅在相當于其它傳統方波轉換器的開(kāi)關(guān)轉換瞬間才起作用，故而有 “準諧振”之名。

要理解這種設計的拓撲結構，必須了解MOSFET和變壓器的寄生特性。MOSFET包含若干個(gè)寄生電容，主要從器件的物理結構產(chǎn)生。它們可以數學(xué)方式簡(jiǎn)化為MOSFET輸入電容CISS，和MOSFET輸出電容COSS，這里
CISS = CGS + CDG
COSS = CDS + CDG

圖1  MOSFET輸入和輸出電容

在硬開(kāi)關(guān)轉換器中，輸出電容COSS是開(kāi)關(guān)損耗的主要來(lái)源。

變壓器也包含了寄生電容。這些電容包括繞組間電容和層間電容，它們可以一起轉型為單一的電容CW，也是硬開(kāi)關(guān)轉換器開(kāi)關(guān)損耗的主要來(lái)源。

 
圖2  變壓器的寄生電容

硬開(kāi)關(guān)轉換器中的寄生電容

圖3示出傳統硬開(kāi)關(guān)反激式轉換器。在這種傳統的間斷模式反激式轉換器 (DCM) 的停滯時(shí)間期間，寄生電容將與VDC周?chē)闹饕姼邪l(fā)生振蕩。寄生電容上的電壓會(huì )隨振蕩而變化，但始終具有相當大的數值。當下一個(gè)時(shí)鐘周期的MOSFET導通時(shí)間開(kāi)始時(shí)，寄生電容 (COSS 和 CW) 會(huì )通過(guò)MOSFET放電，產(chǎn)生很大的電流尖峰。由于這個(gè)電流出現時(shí)MOSFET存在一個(gè)很大的電壓，該電流尖峰因此會(huì )做成開(kāi)關(guān)損耗。此外，電流尖峰含有大量的諧波含量，從而產(chǎn)生EMI。

 
圖3  硬開(kāi)關(guān)反激式轉換器

準諧振反激式設計的實(shí)現

如果不用固定的時(shí)鐘來(lái)初始化導通時(shí)間，而利用檢測電路來(lái)有效地“感測”MOSFET (VDS) 漏源電壓的第一個(gè)最小值或谷值，并僅在這時(shí)啟動(dòng)MOSFET導通時(shí)間，情況又會(huì )如何？結果會(huì )是由于寄生電容被充電到最小電壓，導通的電流尖峰將會(huì )最小化。這情況常被稱(chēng)為谷值開(kāi)關(guān) (Valley Switching) 或準諧振開(kāi)關(guān)。在某些條件下，設計人員甚至可能獲得零電壓開(kāi)關(guān) (ZVS)，即當MOSFET被激活時(shí)沒(méi)有漏源電壓。在這情況下，由于寄生電容沒(méi)有充電，因此電流尖峰不會(huì )出現。這種電源本身是由線(xiàn)路/荷載條件決定的可變頻率系統。換言之，調節是通過(guò)改變電源的工作頻率來(lái)進(jìn)行，不管當時(shí)負載或線(xiàn)路電壓是多少，MOSFET始終保持在谷底的時(shí)候導通。這類(lèi)型的工作介于連續 (CCM) 和間斷條件模式 (DCM) 之間。因此，以這種模式工作的轉換器被稱(chēng)作在邊界條件模式 (BCM) 下工作。

 
圖4  MOSFET漏-源電壓

準諧振或谷值開(kāi)關(guān)的優(yōu)勢

在反激式電源設計中采用準諧振或谷值開(kāi)關(guān)方案有著(zhù)若干優(yōu)勢。

降低導通損耗

這種設計為設計人員提供了較低的導通損耗。由于FET轉換具有最小的漏源電壓，在某些情況下甚至為零，故可以減小甚至消除導通電流尖峰。這減輕了MOSFET的壓力以及電源的EMI。

降低關(guān)斷損耗

準諧振也意味著(zhù)更小的關(guān)斷損耗。由于規定FET會(huì )在谷值處進(jìn)行轉換，在某些情況下，可能會(huì )增加額外的漏源電容，以減低漏源電壓的上升速度。較慢的漏源電壓上升時(shí)間會(huì )減少FET關(guān)斷時(shí)漏級電流和漏源電壓之間的電壓/電流交迭，使到MOSFET的功耗更少，從而降低其溫度及增強其可靠性。

減少EMI

導通電流尖峰的減小或消除以及較慢的漏源電壓上升速度都會(huì )減少EMI。一般而言，這就允許減少EMI濾波器的使用數量，從而降低電源成本。

結語(yǔ)

降低成本和增加可靠性永遠都是電源設計人員的目標。利用準諧振技術(shù)可以協(xié)助設計人員實(shí)現這些目標。準諧振或谷底開(kāi)關(guān)能減輕MOSFET的壓力，從而提高其可靠性。利用準諧振技術(shù)，由于波形的諧波含量降低，電源的EMI因此得以減少。