電源完整性基礎知識

先說(shuō)一下，信號完整性為什么寫(xiě)電源完整性？SI 只是針對高速信號的部分，這樣的理解沒(méi)有問(wèn)題。如果提高認知，將SI 以大類(lèi)來(lái)看，SI&PI&EMI 三者的關(guān)系：

所以，基礎知識系列里還是得講講電源完整性。話(huà)不多說(shuō)，直接上圖：

01

區別

記得剛接觸信號完整性的時(shí)候，對電源完整性（PI）和電源工程師之間的關(guān)系是分不清的。后來(lái)才漸漸了解這里面的千差萬(wàn)別。簡(jiǎn)單來(lái)說(shuō)，電源的產(chǎn)生與轉化，比如Buck電路，LDO，DC-DC等，源端部分這些是電源工程師來(lái)確定的。

電源工程師也會(huì )進(jìn)行相關(guān)的電源可靠性設計與測試，比如耐壓余量，耐電流余量，保護設計（過(guò)壓、過(guò)溫、過(guò)流等）。這些工作是電源工程師的專(zhuān)業(yè)范疇。電源這一塊很復雜，光各種拓撲結構就已經(jīng)讓人云里霧里了，絕對是可以深究的一份職業(yè)。

02

PDN

電源完整性（PI）更關(guān)注于電源路徑及終端，也就是電源分配網(wǎng)絡(luò )（PDN）。從源端穩壓模塊（VRM）經(jīng)過(guò)路徑（單層直達或過(guò)孔轉換的幾個(gè)層面），到達終端，最終流向使用芯片或經(jīng)過(guò)線(xiàn)纜到使用設備。

電源路徑與信號路徑是有區別的，電源分配網(wǎng)絡(luò )中一個(gè)電源路徑可以在一個(gè)節點(diǎn)分成多個(gè)路徑，或者說(shuō)轉換成多個(gè)電源，終端掛多個(gè)元器件，可以理解為一對多。而信號路徑只能一對一。

既然電源分配網(wǎng)絡(luò )是為終端設備提供所需電源，那就是有要求，就需要對電源分配網(wǎng)絡(luò )管控。如信號路徑，除了保證返回電流，還要盡量保證返回路徑的低阻抗。由于是一對多的情況，這樣的管控，才能保證返回電流不相互重疊，不會(huì )發(fā)生地彈，即盡量避免開(kāi)關(guān)噪聲（SSN）。

基本要求是，保證供電電壓穩定，至少能夠維持在一個(gè)很小的容差范圍內，通常在+/-5%以?xún)?。電源的測試中有紋波測試，這個(gè)紋波測試標準就是+/-5%。

講到返回電流，這里就要分為直流部分和交流部分。

直流部分：

終端設備需要穩定的電壓輸出，電源分配網(wǎng)絡(luò )互連之間串聯(lián)電阻的存在，直流部分通過(guò)，就會(huì )產(chǎn)生壓降，通常稱(chēng)為IR 壓降。當電流發(fā)生波動(dòng)時(shí)，壓降也會(huì )隨之波動(dòng)，從而影響終端設備的識別。之前的USB設備好像最低電壓值4.75 V。

交流部分：

當交流電流通過(guò)電源路徑時(shí)，電源分配網(wǎng)絡(luò )上也將產(chǎn)生電壓降，這個(gè)壓降會(huì )隨著(zhù)頻率發(fā)生變化：

電源路徑的不同（層數&Shape寬度等），造成的壓降變化是不同的，輸出穩定電壓到終端的難度很大，我們所要做的只是保證電壓的變化在一定的范圍之內，也就是所謂的噪聲容差。上式就可能轉換為目標阻抗：

既然保證不了路徑上電壓的穩定，那么電源分配網(wǎng)絡(luò )的電流在波動(dòng)的情況下，就需要保持電源分配網(wǎng)絡(luò )阻抗低于目標阻抗。

需要注意的是，即使同一個(gè)電源芯片或模塊，針對不同的產(chǎn)品，也會(huì )給出不同的標準。即使相同的標準，因為不同的電源路徑，不同的版圖走線(xiàn)，也會(huì )有千差萬(wàn)別。所以，電源分配網(wǎng)絡(luò )目標阻抗才是最基本的要求。

目標阻抗的管控說(shuō)到底就是路徑管控。兩個(gè)因素：電源和地平面之間介質(zhì)盡量薄，盡量短而寬的走線(xiàn)。

03

電源樹(shù)（Power tree）

先期評估，確認各個(gè)電所需層面和路徑的時(shí)候，我們會(huì )預先根據相關(guān)規范或標準，制定一個(gè)電源樹(shù)（Power tree）。個(gè)人覺(jué)得電源樹(shù)的概念提得特別好。一個(gè)主干道有很多分支，分支上再有分叉，一直到末端。

電源分配網(wǎng)絡(luò )可以有很多分支，也就是說(shuō)路徑上可以?huà)旌芏嘣O備，比如5V電源下掛HDD，USB設備等。

電源的分類(lèi)

比如12 V的電轉出5V，5V總電分出分支，給到各種設備。5V經(jīng)過(guò)LDO轉換電路出3.3V電，,3.3V總電分出分支，再往下繼續……

同時(shí)列出各個(gè)分支所需電流的多少，為后面路徑規劃（所需電源Shape大小給出標準），同時(shí)給出對應的層面及評估。

在做電源路徑規劃，建議先做電源樹(shù)Power Tree，對所做設計的終端設備所需電壓路徑及所需電流大小一一評估，產(chǎn)品的不同，有的產(chǎn)品可能會(huì )使用幾十種電壓值。檢查的時(shí)候，建議從終端往前反推，這樣保證沒(méi)有遺漏。

04

頻段管控

上面提到一款產(chǎn)品，有幾十種電壓，每個(gè)電壓的目標阻抗隨著(zhù)頻率是改變的，這個(gè)時(shí)候就需要對路徑進(jìn)行頻段分類(lèi)：

片選電容

芯片是由晶體管組成，不管是P溝道還是n溝道導通，都會(huì )形成柵極電容，隨著(zhù)制程工藝的提升，溝道長(cháng)度變短，單位面積電容增大。所以，高頻時(shí)，片上電容為電源分配網(wǎng)絡(luò )提供了低阻抗。

穩壓模塊

穩壓模塊( VRM)決定了電源分配網(wǎng)絡(luò )的低頻阻抗。穩壓模塊是為了保證輸出阻抗低頻的阻抗曲線(xiàn)。

實(shí)際中VRM沒(méi)有相關(guān)模型，所以我們仿真的曲線(xiàn)見(jiàn)下圖。所以在低頻（10K以下）阻抗反而很高。

PCB板級

為了確定板級電源分配網(wǎng)絡(luò )的設計目標阻抗，可以先找出上限頻率，即找出PCB板的阻抗開(kāi)始超過(guò)目標阻抗時(shí)的頻率點(diǎn)。如果要整個(gè)單獨分析，會(huì )比較麻煩。在低頻時(shí)，RLC 電路的阻抗取決于理想電容，在高頻時(shí)則取決于理想電感。而理想電阻則決定了 RLC 的最低阻抗。

簡(jiǎn)單點(diǎn)，分為電感和電容的兩個(gè)部分。相關(guān)公式為：

注意其和截止頻率公式區分。

電感方面考慮封裝引腳、過(guò)孔和擴散電感等共同作用。

封裝引腳是串聯(lián)在芯片焊盤(pán)到電路板焊盤(pán)之間，可能有數百個(gè)電源／地平面對，開(kāi)關(guān)數量的不同，封裝引腳電感是變化的，一般不超過(guò)1 nH。還有過(guò)孔及電源／地平面上運送電流過(guò)程中的擴散電感，共同決定了回路電感。

當然，這里面過(guò)孔與過(guò)孔之間，平面之間，表層傳輸線(xiàn)之間等，這些情況的回路電感，這里就不做展開(kāi)。

電容方面從擺放位置、電容容值&個(gè)數、反諧振三個(gè)方面來(lái)說(shuō)。不同的容值，不同封裝，耦合半徑的不同，所以擺放的位置需要考慮。還有，電容器的相關(guān)組合，擺放位置都是盡量靠近封裝，那是因為電流重疊，擴散電感增加，電容器擺放可以減小增加量。

所以，電容器組合對電源分配網(wǎng)絡(luò )阻抗曲線(xiàn)的影響，在很大程度上取決于擺放在PCB板上位置。

電容除了擺放位置還要分為容值相同和容值不同的兩種情況。在通常的板級應用中，使用較少個(gè)數的不同容值的電容器（而不是使用相同容值的電容器）往往能使阻抗最低的原因。為了使電容器的個(gè)數最少 ，一般選擇不同的容值。

選擇不同容值的電容器，還有一個(gè)原因：反諧振。容值的不同，自諧振頻率也不同，電容之間的并聯(lián)，讓其之間有一個(gè)新的特性，即阻抗的峰值，稱(chēng)為并聯(lián)諧振峰值，它發(fā)生在并聯(lián)諧振頻率( Parallel Resonant Frequency, PRF)處。這時(shí)候就需要添加一個(gè)其自諧振頻率介于它們之間的電容器加以降低。

需要注意的是，當需要采用多個(gè)電容并聯(lián)來(lái)滿(mǎn)足容值要求時(shí)，最好采用同類(lèi)型的電容進(jìn)行并聯(lián)。這里的同類(lèi)型是指封裝。

板級電源分配網(wǎng)絡(luò )設計的頻率范圍約從 100 kHz 到 100 MHz。這正是電路板平面和多層陶瓷貼片電容器( MLCC) 發(fā)揮作用的頻率范圍 。這也是仿真時(shí)，重點(diǎn)關(guān)注的頻率范圍。

本例以1.2V的CPU用電為例，來(lái)舉例說(shuō)明PDN阻抗仿真。紋波百分比5%，最大電流為1.2A，根據公式

上圖說(shuō)明，是否使能電容對PDN阻抗的影響很大。