認清CPLD和FPGA

　　我們再來(lái)以cyclone系列為例看看FPGA的內部結構：

　　FPGA內部主要就是由LAB單元，連線(xiàn)和IO單元組成。一個(gè)LAB單元又包含若干個(gè)LE模塊。LE模塊是Cyclone FPGA的基本邏輯單元，下圖是LE模塊的具體結構：

　　初看上去好像比較復雜，其實(shí)最主要的部分就是LUT查找表模塊，以及后面的D觸發(fā)器。其他都是一些清零進(jìn)位旁路等等控制信號邏輯。也就是說(shuō)查找表是FPGA最根本的邏輯單元。Cyclone FPGA使用的是4輸入LUT查找表。我們設計的邏輯電路最終都是通過(guò)EDA工具把所有可能的結果計算出來(lái)然后儲存在查找表里面。每次根據輸入信號查找對應的結果，然后輸出就可以了。也就是說(shuō)FPGA的工作更像是一個(gè)RAM，根據不同的輸入信號(地址)輸出相應的數據。

　　通過(guò)上面的結構圖比較我們就可以清楚的看出來(lái)CPLD是由實(shí)實(shí)在在的組合電路組成的，而FPGA說(shuō)到底就是一個(gè)巨大的查找表!也正是這個(gè)根本的差異造成了CPLD和FPGA各方面的不同。除了Altera以外，主要的CPLD和FPGA生產(chǎn)廠(chǎng)商還有Xilinx，Actel，Lattice以及Atmel等。各家公司的產(chǎn)品各有特點(diǎn)，在架構上會(huì )略有區別，但基本原理都是相同的。下面我們整理一下CPLD和FPGA的主要區別：

　　1) CPLD的邏輯陣列更適合可重復編程的EEPROM或Flash技術(shù)來(lái)實(shí)現。而FPGA顯然是利用SRAM技術(shù)更合適。
　　2) 由于是EEPROM或者Flash工藝決定了CPLD是有一定的擦寫(xiě)次數限制的。而FPGA在實(shí)際使用中幾乎可以說(shuō)是無(wú)配置次數限制。
　　3) CPLD由于采用的是EEPROM或者Flash工藝所以配置掉電后不丟失，也就不需要外掛配置芯片。而FPGA采用的是SRAM工藝，配置在掉電后就沒(méi)有了，因此需要一個(gè)外部配置芯片。
　　4) CPLD的安全性更高。由于配置芯片的存在，FPGA的保密性就會(huì )比CPLD略差。邏輯數據有可能被讀取。(當然FPGA芯片會(huì )有一定的加密措施)
　　5) CPLD由于不需要上電重新配置，所以上電后可以馬上工作。而FPGA上電后需要配置時(shí)間，邏輯量的大小配置方式的區別也會(huì )影響配置時(shí)間的長(cháng)短。
　　6) 由于CPLD的連續式布線(xiàn)結構，決定了它的時(shí)序延時(shí)是均勻和固定的。而FPGA采用的分段式布線(xiàn)結構造成了延時(shí)不固定。
　　7) 由于工藝難度的差異，CPLD一般集成度較低，大多為幾千門(mén)或幾萬(wàn)門(mén)的芯片規模，做到幾十萬(wàn)門(mén)已經(jīng)很困難。而FPGA基于SRAM工藝，集成度更高，可以輕松做到幾十萬(wàn)門(mén)甚至幾百萬(wàn)門(mén)的芯片規模，最新的FPGA產(chǎn)品已經(jīng)接近千萬(wàn)門(mén)的規模。
　　8) 同樣由于結構的差異，CPLD更適合完成的是復雜的組合邏輯，如編、譯碼的工作。而FPGA更適合做復雜的時(shí)序邏輯。換句話(huà)說(shuō)就是FPGA更適合觸發(fā)器豐富的邏輯結構，CPLD適合于觸發(fā)器有限但是乘積項豐富的邏輯結構。
　　9) 也是由于工藝的原因，一般CPLD會(huì )比FPGA的功耗高。