基于CPCI總線(xiàn)和TS201的通用雷達信號處理板設計

摘 要：在介紹ADI公司TigerSharc系列處理器ADSP―TS201和PLX公司PCI9656這兩款芯片，詳細闡述處理板的整體結構和DSP與PCI9656的接口電路設計原理的基礎上，提出一種ADSP―TS201基于橋芯片PCI9656實(shí)現與CPCI總線(xiàn)通信的雷達信號處理板的設計方案，實(shí)現RocketIO到DSP數據的高速傳輸，它克服了傳統雷達信號處理板通用性差的缺點(diǎn)。
關(guān)鍵詞：CPCI總線(xiàn)；DSP；橋芯片；鏈路口

0 引 言
隨著(zhù)科學(xué)技術(shù)的發(fā)展，傳統的雷達信號處理系統由于專(zhuān)用性強，兼容性差，影響了系統的通用性和其擴展能力，不能滿(mǎn)足現代雷達實(shí)時(shí)高速的信號處理需求。設計通用并行信號處理系統己經(jīng)成為高速實(shí)時(shí)信號處理發(fā)展的必然趨勢，而基于CPCI總線(xiàn)的多DSP信號處理模板設計是該領(lǐng)域的研究熱點(diǎn)之一。該設計針對傳統雷達信號處理系統通用性和擴展能力差提出一種ADSP―TS201基于PCI9656橋芯片實(shí)現與CPCI總線(xiàn)通信的高速、通用性強的信號處理系統，并介紹一種DSP與PCI9656的接口電路設計。

1 器件介紹
1．1 ADSP―TS201
ADSP―TS201是ADI公司TigerSHARC系列中集成了定點(diǎn)和浮點(diǎn)計算功能的高速DSP。ADSP―TS201內部4條相互獨立的128位寬度的內部數據總線(xiàn)，每條連接6個(gè)2 Mb內部存儲區塊中的一個(gè)，提供各自數據、指令集I／O訪(fǎng)問(wèn)和28 GB／s的內部存儲器寬帶；處理器內核最高可工作在600 MHz，單周期能執行4條指令，每秒能進(jìn)行3．4億次乘累加和2．8億次浮點(diǎn)操作，是面向通信和視頻領(lǐng)域的高端DSP。ADSP―TS201有14通道的DMA控制器；4個(gè)鏈路口可用于與其他DSP進(jìn)行無(wú)縫聯(lián)接，實(shí)現高速度高數據吞吐率。鏈路口可以4位并行方式傳輸，也可以編碼為1位傳輸方式。通常以4位并行方式傳輸，當處理器核工作在500 MHz時(shí)，鏈路口也可工作在500 MHz，每個(gè)鏈路口的雙向數據吞吐率可達1 000 MB／s，4個(gè)鏈路口合起來(lái)數據吞吐率可達4 GB／s；集成SDRAM控制器最大支持256 M×32 b的內存容量，方便與外部SDRAM連接。ADSP―TS201適合對大數據量數據處理實(shí)時(shí)性要求高的應用領(lǐng)域。TigerSHARC系列的DSP接口豐富，外部設備接口包括SDRAM控制器、EPRoM接口、主機接口、多處理器接口；其引導程序的加載方法也非常靈活，可根據實(shí)際系統設計的需要靈活選用。
1．2 PCI9656
PCI9656是PLX公司推出的與PCI9054相兼容的、能提供混合高性能PCI總線(xiàn)的接口控制芯片，采用了業(yè)界領(lǐng)先的數據流水線(xiàn)架構技術(shù)，符合PCI V2．2規范。PCI9656的工作狀態(tài)包括以下兩個(gè)方面：工作方式和局部總線(xiàn)操作模式。PCI9656的工作方式包括直接主模式、直接從模式和DMA模式，它的局部總線(xiàn)操作模式有M模式、C模式和J模式。它具有64位數據線(xiàn)66 MHz時(shí)鐘的PCI總線(xiàn)接口和32位數據總線(xiàn)66 MHz時(shí)鐘的Loeal端接口；配有的DMA引擎可實(shí)現數據的高速傳輸；具有PCI優(yōu)先判決器，支持7個(gè)外部主控制器；可以通過(guò)消息管理I／O，提供兩種方式選擇，一是通過(guò)郵箱寄存器和門(mén)鈴寄存器；二是通過(guò)所提供的I2O接口。它有64 b／66 MHz PCI性能，符合PCIV2．2規范，采用數據。設計者可以將芯片32 b，66 MHz局部總線(xiàn)與各類(lèi)高速設備，如DSP、存儲器、自定義ASIC和FPGA連接，通過(guò)PCI9656數據流水架構使其局部端連接設備具有64 b／66 MHz的PCII／O性能。

2 系統工作原理
信號處理板上DSP的工作與主機相對獨立，主機通過(guò)CPCI總線(xiàn)給信號處理板傳送加載程序和一些控制信息，并監控信號處理板。采集數據通過(guò)4路全雙工Rocket_IO口發(fā)送給信號處理板。系統的整體結構如圖1所示。

2．1 DSP的電路設計
信號處理板中DSP對來(lái)自板外的采樣數據進(jìn)行數據整理、相參積累和脈沖壓縮。4片DSP之間采用鏈路口方式實(shí)現點(diǎn)對點(diǎn)的通信。DSP采用主機與EPROM方式引導和加載程序，先通過(guò)FLASH將加載程序導入DSPl，然后用主機引導方式將傳入DSP1內的加載程序依次傳輸給其他3片DSP。由于DSP有專(zhuān)用的SDRAM尋址空間和外圍接口，DSP與SDRAM之間能實(shí)現無(wú)縫連接。該設計中每片DSP外掛1片256 Mb的SDRAM，保證了DSP足夠的存儲空間。
2．2 PCI9656與DSP連接設計
由于PCI9656與DSP接口不兼容，所以用邏輯轉換器件FPGAl實(shí)現它們之間的連接。FPGAl中設計有一個(gè)能與ADSP―TS201S直接通信的主機接口模塊，將ADSP-TS201S主機接口與FPGAl內的主機接口直接相連。PCI9656通過(guò)FPGAl內主機接口間接訪(fǎng)問(wèn)ADSP―TS201S。FPGAl中設計16 K×32 b的雙口RAM，用于緩存PCI9656與DSP之間讀寫(xiě)數據。FPGAl一端與4片DSP相連，另一端與PCI9656局部端相連。當出現多個(gè)DSP同時(shí)請求與PCI9656通信時(shí)，FPGAl內DSP開(kāi)關(guān)選擇模塊對其進(jìn)行仲裁。PCI9656根據主機的要求可以訪(fǎng)問(wèn)任意一片DSP。PCI9656對信號處理板上4片SDRAM的訪(fǎng)問(wèn)有2種方式。第一，通過(guò)DSP來(lái)間接的訪(fǎng)問(wèn)SDRAM，DSP先將SDRAM中數據讀到其內部存儲區，然后PCI9656通過(guò)訪(fǎng)問(wèn)DSP訪(fǎng)問(wèn)SDRAM；第二，在FPGAl內設計SDRAM控制器，通過(guò)FPGAl內控制器直接訪(fǎng)問(wèn)SDRAM。