ISL5216在中頻通用接收平臺中的應用
加入技術(shù)交流群
每個(gè)通道的前端部分都包括有正交數控振蕩器(NCO)、數字混頻器、桶形移位寄存器和級聯(lián)積分梳狀濾波器(CIC)。NCO具有32-bit頻率控制字，可用于信道的分選和載波跟蹤，其頻率分辨率可達16．3MHz(輸入信號速率為70MSPS)。NCO的無(wú)虛假信號動(dòng)態(tài)范圍(SFDR)大于115dB。桶形移位寄存器可提供介于2-45到2-14之間的增益以防止CIC的溢出。CIC濾波器的級數介于1到5級之間，并且是可編程的，同時(shí)，CIC的抽取因子也是可編程的，第5級的抽取因子為5到512，第4級的抽取因子為4到2048，第3級的抽取因子為4到32768，第1級和第2級的抽取因子為4到65536。
每個(gè)通道的后端部分包括有FIR處理模塊、AGC和直角坐標到極坐標轉換器。FIR處理模塊是一個(gè)靈活的濾波器計算機，它可用于單一或一組串行抽取的濾波，單一濾波器的階數可達256，一組串行抽取濾波器的總階數可達384。FIR支持像抽取、重采樣、內插等各種類(lèi)型的濾波器?？删幊痰臄底譃V波器系數的寬度為22-bit，ROM中提供的此系數可用于幾種半帶濾波器響應或重采樣器。而AGC部分則可提供增益高達96dB的固定或自動(dòng)增益控制。自動(dòng)增益控制具有兩種設置模式和兩組環(huán)增益。AGC環(huán)使用的直角坐標到極坐標的轉換器輸出也可以用于A(yíng)M或FM解調。
ISL5216支持定點(diǎn)和浮點(diǎn)并行輸入模式，其輸出結果可在4-bit定點(diǎn)到32-bit浮點(diǎn)中選取，并可通過(guò)微處理器接口進(jìn)行編程。另外，所有同步通道的輸出數據也都通過(guò)微處理器接口來(lái)讀取。
1．3 ISL5216的設計要點(diǎn)
ISL5216主要實(shí)現3個(gè)功能，即數字正交混頻、數據降速率處理和數據成形濾波。其參數配置直接關(guān)系到系統的性能，主要參數選擇有：總的抽取因子及其在各部分的分配、CIC中的階數選擇、可編程FTR濾波參數的選擇、半帶濾波器個(gè)數的選擇。
總的抽取因子選擇主要取決于最終的輸出數據率和ADC的中頻采樣率。最終輸出數據率是由所需基帶信號的帶寬決定的，根據抽樣定理，輸出數據率至少為信號帶寬的兩倍。ADC采樣率的選擇對于整個(gè)系統的參數設計有著(zhù)十分重要的作用，適當的過(guò)采樣對于提高系統的性能會(huì )有一定好處。我們從公式SNR=6．02N+1．7dB+10log(fs／2B)即可得出結論，式中，N為ADC：的位數，fs為采樣速率，B為信號帶寬?？梢?jiàn)，要獲得高信噪比，可以提高系統的采樣率。但采樣率過(guò)高，那么最終的抽取因子必然選得很大，這對于抽取前端的抗混疊濾波器來(lái)講，勢必增加其階數和計算量；采樣率過(guò)低，會(huì )增加采樣前端抗混疊濾波器的階數，從而造成設計和制造上的困難。所以，要根據實(shí)際情況來(lái)確定ADC：采樣率。
CIC濾波器是由5級積分器和梳狀濾波器組成的抽取濾波器，其階數和抽取因子可以分別在1～5和4～65 536中選擇，這是根據ISL5216數據手冊中抽取因子與混疊抑制比的關(guān)系來(lái)決定的。
可編程FIR濾波器是整個(gè)ISL5216中最靈活的部分，可實(shí)現抽取，也可單獨進(jìn)行濾波而不抽取。其階數和系數的選擇是根據ISL5216本身的系統資源和可用時(shí)鐘數來(lái)決定的。
抽取鏈中單個(gè)FIR濾波器階數可以達到256階，多個(gè)FIR濾波器的總階數可以達到384階。半帶濾波器的選擇是靈活的：若抽取率較高，可用半帶濾波器實(shí)現抽取，最后使用非抽取可編程FIR濾波器來(lái)進(jìn)行均衡；若抽取率較低，可以通過(guò)可編程FIR濾波器直接實(shí)現抽取濾波而不選用半帶濾波器，這是因為半帶濾波器的階數少，濾波幅頻特性較差。
ISL5216參數的設計思路是：首先確定中頻采樣的采樣率和最終輸出的數據率，根據兩者的要求來(lái)確定可用的時(shí)鐘數和總抽取因子；然后進(jìn)行總抽取因子的分配，包括根據CIC：抽取因子與抗混疊抑制比的關(guān)系確定CIC部分的抽取因子，同時(shí)也確定了后續可編程FIR濾波器和半帶濾波器的抽取因子；最后再根據可用的時(shí)鐘數和所需的抽取因子計算出FIR濾波器的階數、系數及半帶濾波器的個(gè)數；最后核算所使用的資源和時(shí)鐘數是否滿(mǎn)足要求。本文引用地址：http://dyxdggzs.com/article/157590.htm
2 ISL5216的設計實(shí)例
在中頻通用接收平臺中，接收的中頻信號經(jīng)A／D采樣后直接進(jìn)入ISL5216的輸入端進(jìn)行處理。ISL5216的串行輸出都接入FPGA中，進(jìn)行串并轉換并存入FIF0，由DSP讀取以進(jìn)行后續的處理。通過(guò)這樣一個(gè)確定的硬件平臺，只需要修改QDDC的內部寄存器參數就能夠實(shí)現對解調中心頻率、輸出速率、濾波器帶寬等參數的軟件控制，實(shí)現需要的解調功能。下面將根據使用中的實(shí)例來(lái)說(shuō)明QDDC參數配置的主要流程。
2．1 FM信號解調
對一個(gè)采樣頻率為56MHz的FM信號進(jìn)行解調，在鑒頻器后需要再加一級濾波器，這時(shí)QDDC某一通道的配置原理圖如圖2所示。
信號首先通過(guò)抽取因子為64的CIC濾波器，將56MHz的信號速率降低到875kHz。然后HBF5進(jìn)行抽取因子為2的抽取，接著(zhù)通過(guò)抽取因子為1的FIR2，這時(shí)信號的速率已經(jīng)降為437．5kSPS。FIR2是一個(gè)帶寬為260kHz的低通濾波器，用來(lái)降低帶外噪聲干擾。FIR2輸出的信號在通過(guò)AGC和鑒頻器后并不直接輸出，而是反饋回FCE(濾波器計算引擎)進(jìn)入FIR3，濾波后的信號才會(huì )輸出FCE。FIR3是一個(gè)帶寬為20kHz的低通濾波器，抽取因子為4，其信號輸出速率為109．375kHz。如有需要可以在輸出之前、FIR3之后連接重采樣濾波器，進(jìn)行分數抽取因子的抽取，使輸出的信號速率能與后續處理設備的速率相匹配。FIR濾波器的系數使用Matlab中的fdatool工具來(lái)設計，將系數按照濾波器文件格式制作成*．imp文件格式。使用ISL5216配置軟件對ISL5216的內部寄存器進(jìn)行設置。設置如圖3所示。
FIR2的輸出需要反饋回FCE以進(jìn)行最后一級的濾波，但ISL5216配置軟件并不支持反饋設置，必須自己修改寄存器的值。地址為*108的指令寄存器必須進(jìn)行修改。FIR2對應的指令寄存器為*108～*10B，其中地址為*108的寄存器的比特位28∶18需要進(jìn)行修改，由290Cxxxx改為2A8Cxxxx，作用是使能AGCLF，Pamvth(1∶0)設為”01”，OS停止，FB設為1。最后在串行輸出的時(shí)候，應將輸出格式選為Q2。
評論