基于IEEE 1588的同步以太網(wǎng)實(shí)現方式

2.2 基準時(shí)鐘信號的分配方式

　　G．8261定義了分組網(wǎng)中的定時(shí)同步網(wǎng)元，規定了網(wǎng)絡(luò )中所容許的最大抖動(dòng)和漂移值，以及分組網(wǎng)邊界與TDM接口時(shí)需要達到的抖動(dòng)和漂移容限的最小值；概述了網(wǎng)元實(shí)現同步功能的最小要求；提出了兩種基準時(shí)鐘信號的分配方式――網(wǎng)絡(luò )同步方式（同步以太網(wǎng)）和基于分組方式，解決了分組網(wǎng)特別是以太網(wǎng)的同步問(wèn)題。特別指出的是，兩種分配方式各有優(yōu)點(diǎn)，其混合應用將構建既能實(shí)現頻率同步，又能實(shí)現時(shí)間同步的下一代同步網(wǎng)。

（1） 網(wǎng)絡(luò )同步方式（同步以太網(wǎng)）

　　與現在的SONET/SDH鏈路一樣，同步以太網(wǎng)通過(guò)OSI七層協(xié)議的第一層（即物理層）實(shí)現網(wǎng)絡(luò )同步。同步以太網(wǎng)方式又稱(chēng)“PRC分配方式”（如GPS）或用同步物理層的主從方式。它支持基于網(wǎng)絡(luò )同步線(xiàn)路碼方式的時(shí)鐘分配，已廣泛地運用到同步TMD網(wǎng)中。

　　其特點(diǎn)是：使用以太網(wǎng)物理層；僅能分配同步頻率，不能分配同步時(shí)間；不會(huì )因網(wǎng)絡(luò )高層產(chǎn)生損傷而受到影響，同步質(zhì)量好，可靠性高。

（2） 基于分組方式

　　該方式是指定時(shí)信息由分組承載，發(fā)送專(zhuān)門(mén)的時(shí)間戳消息，雙向傳送定時(shí)信息的方法可能是NTP或類(lèi)似的協(xié)議。值得注意的是，雙向協(xié)議還能傳送時(shí)間信息。

　　其特點(diǎn)是：與物理層無(wú)關(guān)；能分配同步頻率和同步時(shí)間；會(huì )因電信網(wǎng)的損傷而受到影響，如分組延時(shí)抖動(dòng)。

3 應用實(shí)例

3.1 Si5315芯片

　　在實(shí)際應用中，采用Silicon Labs公司生產(chǎn)的Si5315芯片。該芯片為一款抖動(dòng)衰減時(shí)鐘倍頻芯片，采用8 kHz～644.53 MHz的雙時(shí)鐘輸入，并且產(chǎn)生2個(gè)獨立的倍頻時(shí)鐘。在同步方面，主要采用Silicon Labs的第三代DSPLL技術(shù)，能夠產(chǎn)生任意比率的頻率合成以及在高速率下的去抖動(dòng)。除支持SONET/SDH和以太網(wǎng)時(shí)鐘外，Si5315還可支持10G線(xiàn)路編碼率的同步以太網(wǎng)時(shí)鐘倍頻芯片。

　　具體應用實(shí)例如圖3所示。本地時(shí)鐘輸入62.5 MHz作為芯片的一路輸入，經(jīng)過(guò)Si5315倍頻后輸出端口一路為125 MHz。將其信號引入以太網(wǎng)設備的CDR模塊（數據時(shí)鐘恢復模塊）作為參考時(shí)鐘。當數據進(jìn)入CDR后恢復出一個(gè)接近62.5 MHz的時(shí)鐘，再次輸入Si5315，經(jīng)過(guò)DPLL鎖相達到芯片認為符合要求的時(shí)鐘后，本地時(shí)鐘的輸入被屏蔽。當網(wǎng)絡(luò )中所有的設備都完成此項操作后，整個(gè)網(wǎng)絡(luò )的時(shí)鐘同步完成。在具體的應用中前級的數據時(shí)鐘往往抖動(dòng)十分嚴重，經(jīng)過(guò)Si5315芯片處理后，時(shí)鐘能恢復得很好，并且所有設備的時(shí)鐘都保持了一致性。

圖3 Si5315同步芯片應用實(shí)例

3.2 DP83640芯片

　　IEEE 1588的精密時(shí)鐘協(xié)議（PTP）能夠實(shí)現高精度的以太網(wǎng)時(shí)間同步，但是如果需要達到ns級的時(shí)鐘同步性能，僅僅通過(guò)軟件是很難實(shí)現的。因為在線(xiàn)路上接收PTP包之后，對它們進(jìn)行處理的每一種器件都會(huì )增加同步誤差。DP83640通過(guò)在物理層以硬件加軟件的方式使得ns級的時(shí)鐘同步成為可能。