基于NIOS II的多串口數據通信的實(shí)現

通用異步接收／發(fā)送器(UART)是一種通用串行數據總線(xiàn)，用于異步通信，可以實(shí)現全雙工通信。UART IP核是用在外部設備和Atera FPGA芯片上的SOPC間進(jìn)行串行通信的一種實(shí)現方式。它可以替代RS-232實(shí)現芯片與外設的輸入／輸出(I／O)操作。
GPS RTK(Real Time Kinematic)可以即時(shí)提供厘米級的定位解。在進(jìn)行動(dòng)態(tài)定位時(shí)，基準站將精確已知的GPS坐標和觀(guān)測數據實(shí)時(shí)用微波鏈路傳給流動(dòng)站，在流動(dòng)站實(shí)時(shí)進(jìn)行差分處理，得到基準站和流動(dòng)站坐標差；坐標差加上基準站坐標得到流動(dòng)站每個(gè)點(diǎn)坐標?；鶞收鞠蚪K端用戶(hù)接收機提供的信息包括對GPS衛星鐘、星歷數據、用戶(hù)測量偽距和載波相位等參數的修正。
本文所用的信號處理板可以作為GPS RTK基站使用，可以與其他基站組網(wǎng)接收差分修正數據定位或者本身的高精度單點(diǎn)定位輸出定位結果和差分修正數據。作為基準站，不僅要實(shí)時(shí)輸出精確定位信息，而且需要與外界進(jìn)行差分數據交換。由于同一時(shí)間需要大量持續差分數據的輸入與輸出和用戶(hù)控制指令的輸入，設計采用了3個(gè)串口。

1 硬件結構
信號處理板為FPGA+DSP結構，具有多路A／D、D／A轉換器件。中頻信號經(jīng)A／D采樣后進(jìn)入FPGA完成去載波，PRN碼相關(guān)運算，IQ變換等操作后由DSP芯片進(jìn)行定位解算。通過(guò)串口輸入的用戶(hù)控制指令任意選擇串口對GPS定位結果的輸出和GPS差分修正數據的輸入輸出。

FPGA芯片上配置了3個(gè)串口，分別為UART0、UART1、UART2，由SOPC Builder分配相對應的存儲映射空間和中斷請求。每個(gè)模塊均使用默認的基地址，并分別設定UART0、UART1、UART2的數據輸入中斷請求號為IRQ1，IRQ2，IRQ3。另外，DSP芯片可能在任意時(shí)刻通過(guò)3個(gè)串口發(fā)送不同數據。
如果DSP對每個(gè)串口發(fā)送數據時(shí)均向NIOS II CPU發(fā)出中斷申請，則需要3根PIO管腳，占用太多針腳資源。本實(shí)現方案通過(guò)增加個(gè)串口控制寄存器，僅占用1根PIO管腳。
同時(shí)，對和DSP芯片進(jìn)行交互控制的PIO信號分配中斷請求號為IRQ0。
每個(gè)UART口都有輸入、輸出兩塊RAM作為緩存，數據位寬為16bits。其中，串口輸入緩存命名為ReadFromMemInterface，串口輸出緩存命名為WriteToMemIntedace(見(jiàn)圖2)。需要注意的是實(shí)際傳輸數據時(shí)，外部設備的串口參數的數據位長(cháng)度設置為8 bits，因此需要在串口的軟件處理進(jìn)行字與字節的轉換。

圖3是NIOS II CPU在Quatus中的連線(xiàn)示意圖，即位于中心的inst6模塊。該CPU主要管腳定義如表1所示。