基于FPGA+DSP的多串口數據通信的實(shí)現

　　由于用戶(hù)控制指令（包括信號處理板配置參數、輸出數據類(lèi)型控制等）與差分修正數據的數據長(cháng)度和數據持續性有很大區別，在常規數據傳輸方式之外對每個(gè)串口增設數據塊傳輸模式。數據塊傳輸模式可用于持續性大量數據的輸入，采用每個(gè)串口對兩塊RAM進(jìn)行乒乓讀寫(xiě)操作的來(lái)方案實(shí)現。是否采用數據塊傳輸模式由串口的控制寄存器中的第14位（P_flag）決定。對于非數據塊輸入模式中緩存大小需要根據常規數據最大長(cháng)度來(lái)設定，過(guò)小會(huì )導致部分數據丟失。當有數據需要輸出時(shí)，由DSP向NIOS II CPU的RAM寫(xiě)入各UART輸出控制寄存器的設定值，并通過(guò)GPIO向其發(fā)出中斷信號?？稍贜IOS II CPU的main函數中設置一個(gè)循環(huán)檢測是否有由DSP輸入的中斷信號，若有再檢測各UART的輸出控制寄存器。輸出流程圖如圖4所示。

圖4 串口數據輸出流程

　　圖4中SET_EN用于設置個(gè)串口的輸入模式（是否乒乓輸入及乒乓輸入時(shí)緩存的大?。┖痛谑鼓艿炔僮?，輸入控制寄存器的默認值在系統初始化時(shí)由DSP寫(xiě)入。

　　當數據輸入時(shí)，NIOS II CPU檢測到來(lái)自串口的中斷請求，進(jìn)入對應的中斷響應程序。首先對數據傳輸模式進(jìn)行判斷，P_flag默認值為0，表示非數據塊輸入模式。該模式下輸入的數據有特定的結尾標志符組合，一旦檢測到結束標志則發(fā)送已緩存的數據并完成狀態(tài)清零以便下次接收；P_flag為1則為連續數據塊輸入，當Half_BAM0或Half_RAM1其中一塊寫(xiě)滿(mǎn)時(shí)即向DSP發(fā)出中斷信號，DSP即進(jìn)入中斷服務(wù)程序讀取數據。程序流程圖如圖5所示。

圖5 程序流程圖

　　3 結束語(yǔ)

　　采用Altera FPGA芯片上的NIOS II CPU控制串口的優(yōu)點(diǎn)是充分使用硬件資源，可以減輕DSP芯片的計算量。測試表明，NIOS II CPU工作頻率為20.46 MHz，串口波特率設置為115 200，數據位為8 bit，各串口可以同時(shí)正常輸入輸出。多串口可以同時(shí)輸入輸出數據，由指令可以靈活配置傳輸模式，以適應不同數據傳輸類(lèi)型的需求。

　　本文解決了單串口傳輸不能滿(mǎn)足GPS高精度接收機對多種數據同時(shí)輸入輸出的要求，實(shí)現了GPS定位結果、RTK差分數據與外界的實(shí)時(shí)交換以及用戶(hù)控制命令的輸入。本方案的優(yōu)點(diǎn)是通過(guò)增加各串口的輸入／輸出控制寄存器，使DSP芯片可以?xún)H以?xún)蓚€(gè)GPIO資源實(shí)現原本需要3個(gè)串口輸入／輸出功能相對應的6個(gè)中斷操作；采用NIOS II CPU進(jìn)行多串口控制可以減少硬件調試時(shí)間，節約FPGA片內資源。不足之處是未實(shí)現串口波特率、數據位等實(shí)時(shí)配置。