基于SJA1000 IP核的CAN總線(xiàn)通信系統

摘要：分析了CAN總線(xiàn)控制器的工作原理，以SJA1000為模型，提出基于SOPC技術(shù)的CAN總線(xiàn)控制器的設計方案，并完成SJA1000 IP核的設計；完成了在A(yíng)ltcra的Cyclone III型FPGA芯片上集成微處理器核、SJA1000 IP核、數據RAM、程序ROM為一體的完整CAN總線(xiàn)通信系統的設計。實(shí)驗結果驗證了SJA1000 IP核設計方案的合理性。
關(guān)鍵詞：CAN總線(xiàn)；SOPC；IP核；FPGA

引言
CAN(Controller Area Network)是擰制器局域網(wǎng)的簡(jiǎn)稱(chēng)，是20世紀80年代初由德國B(niǎo)OSCH公司提出來(lái)的一種串行數據通信協(xié)議，主要用于解決當時(shí)由于汽車(chē)功能越來(lái)越多而導致汽車(chē)內部信號連接線(xiàn)增多的問(wèn)題。隨后CAN總線(xiàn)迅速發(fā)展，并于1993年被列入ISO國際標準，形成了IOS 11898標準。至今，CAN總線(xiàn)已經(jīng)被公認為幾種最有前途的現場(chǎng)總線(xiàn)之一，其應用范圍也從當初的汽車(chē)行業(yè)擴展到了機械工業(yè)、交通工具、醫療設備、建筑、環(huán)境控制等諸多領(lǐng)域中。
伴隨著(zhù)CAN總線(xiàn)的高速發(fā)展，用戶(hù)對其也提出了更高的要求。這無(wú)疑給CAN總線(xiàn)帶來(lái)發(fā)展機遇的同時(shí)也帶來(lái)了巨大的挑戰。在這種新形勢下，CAN總線(xiàn)原有的設計方案和技術(shù)就顯得有些力不從心。
可編程片上系統(System On a Programmable Chip，SOPC)是一種新型的系統軟硬件協(xié)同設計的開(kāi)發(fā)技術(shù)，是電路系統發(fā)展的一個(gè)重要方向。它在集成度、設計靈活性以及可移植性等方面上的優(yōu)越性無(wú)疑可以給CAN總線(xiàn)系統設計帶來(lái)新的動(dòng)力，使其能夠快速地適應新形勢下的挑戰。

1 CAN總線(xiàn)控制器的工作原理
SJA1000芯片是Philips公司的一款獨立CAN總線(xiàn)控制器，主要用于移動(dòng)目標和一般工業(yè)環(huán)境中的CAN總線(xiàn)系統上。相塒于它的前一款PCA 82C200，SJA1000主要的改進(jìn)是在原有Basic CAN模式的基礎上增加了另一種工作模式(PeliCAN)——這種模式能夠支持擁有很多新特性的CAN 2．0B協(xié)議。出于兼容性的考慮，這兩種工作模式在SJA1000上都能夠實(shí)現，通過(guò)配置時(shí)鐘分頻器寄存器，就可以在兩種工作模式之間轉換。但是應特別注意的是芯片在復位后的默認模式為BasicCAN。

2 SJA1000的設計
2．1 SJA1000的功能
SJA1000是一款獨立的CAN總線(xiàn)控制器，在CAN總線(xiàn)網(wǎng)絡(luò )中的功能與作用和一般的CAN總線(xiàn)控制器相同，都是用來(lái)實(shí)現CAN總線(xiàn)協(xié)議的模塊。SJA1000在CAN總線(xiàn)系統中的位置如圖1所示。

在圖中共描繪了2個(gè)節點(diǎn)：一個(gè)標準參考模型節點(diǎn)和一個(gè)包含了SJA1000設備的節點(diǎn)。通過(guò)這樣的對比可以更加清楚地理解SJA1000的功能與作用。
2．2 SJA1000的結構
按照SJA1000用戶(hù)使用手冊中的敘述，其內部結構如圖2所示。

下面對這7個(gè)功能模塊的程序設計做一個(gè)大概的說(shuō)明。
(1)寄存器控制程序
寄存器控制程序用丁完成SJA1000中所有有關(guān)寄存器操作。設計寄存器組子模塊包括模式寄存器、命令寄存器、狀態(tài)寄存器、中斷寄存器、中斷使能寄存器、總線(xiàn)定時(shí)寄存器、仲裁丟失捕獲寄存器、錯誤代碼捕獲寄存器、錯誤報警限制寄存器、接收錯誤計數器、發(fā)送錯誤計數器、驗收代碼寄存器、驗收屏蔽寄存器、接收信息計數器、接收緩沖器起始地址寄存器、時(shí)鐘分頻寄存器和接收／發(fā)送緩沖器，方便微控制器對CAN Module內部各個(gè)功能模塊的控制。
(2)位時(shí)序邏輯程序
位時(shí)序邏輯程序主要負責監視串行CAN總線(xiàn)，并處理與總線(xiàn)相關(guān)的位時(shí)序問(wèn)題。在消息發(fā)送的開(kāi)始處，當位時(shí)序邏輯檢測到總線(xiàn)上由隱性位到顯性位的跳變時(shí)，其內部邏輯同步到位流，稱(chēng)之為硬同步。在接收消息的過(guò)程中，檢測到隱性位到顯性位的跳變時(shí)便會(huì )重同步到位流，稱(chēng)之為軟同步。位時(shí)序邏輯根據總線(xiàn)定時(shí)寄存器和總線(xiàn)定時(shí)寄存器的值來(lái)決定每個(gè)位周期的采樣點(diǎn)的位置，以補償傳輸延遲和相位漂移所造成的誤差。