基于SRAM的核心路由器交換矩陣輸入端口設計
加入技術(shù)交流群
從線(xiàn)卡傳輸到交換網(wǎng)絡(luò )輸入端口的數據包有著(zhù)固定的長(cháng)度，它的長(cháng)度共有72位，包括6位的包頭和66位的包數據。其中包頭的前3位是源地址，后3位是目的地址。當報文控制器接收到從線(xiàn)卡傳輸來(lái)的72位的數據包時(shí)，便將其存入SRAM中的空地址中，FIFO寄存器是專(zhuān)門(mén)用來(lái)存放SRAM中的空地址，報文控制器根據FIFO寄存器的空地址將數據包存入到SRAM中，同時(shí)更新SRAM地址鏈接表和VOQ尾指針寄存器，以便接收下一個(gè)數據包。當需要從SRAM中讀取數據包時(shí)，首先根據VOQ頭指針寄存器找到SRAM地址鏈接表，SRAM地址鏈接表中存放的是數據包在SRAM中的地址，然后根據SRAM地址鏈接表找到需要從SRAM中讀取的數據包的地址，從而讀取所需要的數據，同時(shí)更新VOQ頭指針寄存器和SRAM地址鏈接表。
由于報文的頭尾標志用2 b定義，因此具有很好的故障恢復能力。例如因此硬件傳輸時(shí)受到外界干擾，10標志變成n，這時(shí)不需任何例外處理，帶來(lái)的危害僅僅影響連續的兩個(gè)報文(兩個(gè)報文合并成一個(gè))。
4 SRAM讀寫(xiě)測試
交換矩陣輸入端口的設計取決于能否根據輸入端口中FIFO寄存器中的空的SRAM的地址和SRAM地址鏈接表準確地讀取SRAM中的數據報文。該輸入端口設計以Atera DE-115開(kāi)發(fā)板上的SRAM芯片為基礎，編寫(xiě)SRAM的仿真模型，該芯片的存儲容量為2 MB，并在Modelsim中完成了對設計的驗證。仿真結果如圖4所示。本文引用地址：http://dyxdggzs.com/article/153526.htm
5 結語(yǔ)
本文設計了一個(gè)基于SRAM的交換矩陣的輸入端口，該設計有效的消除了輸入排隊鏈頭阻塞的問(wèn)題，極大地提高交換開(kāi)關(guān)的利用率，將輸入端口數據報文存放在片外SRAM中，可以顯著(zhù)降低交換芯片的面積，提高虛擬隊列中數據報文的讀取速度，并在A(yíng)ltera開(kāi)發(fā)板上完成了驗證，系統性能穩定，具有很好的應用前景與研究意義。
評論