SDH、同步以太網(wǎng)設備時(shí)鐘的高效率實(shí)現方法

時(shí)鐘系統是SDH、同步以太網(wǎng)等同步設備系統的重要組成部分。其功能皆如圖1所示的國際標準中規范的框圖，性能則分別是SDH設備時(shí)鐘（SEC）的性能由ITU-T G.813建議規范，同步以太網(wǎng)設備時(shí)鐘（EEC）的性能由ITU-T G.8262建議規范。這個(gè)重要部分的核心――同步設備定時(shí)發(fā)生器SETG，涉及模擬與數字電路設計、高穩晶體振蕩器、鎖相環(huán)、ITU-T和國家相關(guān)的通信建議等多項技術(shù)內容。如果考慮不周，會(huì )給設計實(shí)現與生產(chǎn)管理帶來(lái)相當多的麻煩。因此，它成為通信設備系統總體設計階段就要著(zhù)重考慮的問(wèn)題，更是系統實(shí)施階段的技術(shù)難點(diǎn)。怎樣能夠在保證時(shí)鐘設計質(zhì)量的前提下，減小設計難度，提高研發(fā)效率，降低產(chǎn)品綜合成本，加快產(chǎn)品的上市時(shí)間，一直是設備制造商的項目主管、系統設計師最為關(guān)心的問(wèn)題。

圖1 ITU-T建議G.783規范的SDH設備時(shí)鐘功能框圖

設計的目的最終是為了產(chǎn)品的實(shí)現，但產(chǎn)品實(shí)現卻包含設計和生產(chǎn)兩方面的內容。從總體設計師的角度,自然希望能夠有一個(gè)性能滿(mǎn)足ITU-T G.813/G.8262技術(shù)規范要求,功能符合圖1所示框圖的、具有高可靠性的時(shí)鐘系統,以便能夠為同步設備的穩定工作提供高質(zhì)量的系統主時(shí)鐘,同時(shí)兼顧到設備整體的實(shí)現代價(jià)等等。這無(wú)疑對不論是系統工程師還是時(shí)鐘技術(shù)人員都提出了非常高的要求：既要考慮主時(shí)鐘的性能功能實(shí)現及工作可靠性,以及如何保證主時(shí)鐘在系統設備中的分配質(zhì)量,還要考慮時(shí)鐘系統乃至最終設備的生產(chǎn)實(shí)現之總體效率。

本文僅就同步設備時(shí)鐘系統的核心部件――同步設備定時(shí)發(fā)生器SETG的幾種類(lèi)型的實(shí)現方案作較為詳細的分析討論，希望提供給工程師一點(diǎn)思路參考，在進(jìn)行相關(guān)設計時(shí)，能夠綜合平衡時(shí)鐘性能、設計效率、產(chǎn)品成本等方面，使設計得到高效率的實(shí)施，為進(jìn)一步實(shí)現完整的時(shí)鐘系統打下堅實(shí)可靠的基礎。

從目前的情況看，同步設備定時(shí)發(fā)生器SETG主要有三種類(lèi)型的解決方案：

1.自備設計方案

簡(jiǎn)化來(lái)看，SETG首先是一個(gè)具有頻率與相位保持功能的鎖相環(huán)。所謂保持功能就是當鎖相環(huán)的輸入參考源中斷時(shí)，鎖相環(huán)的輸出頻率與相位都維持在參考源中斷前的瞬時(shí)位置，而一般鎖相環(huán)是不具備這個(gè)能力的。實(shí)現保持功能也是SETG設計的關(guān)鍵。因此圍繞保持功能的實(shí)現方法，可以產(chǎn)生各種不同的設計方案。比如，在模擬鎖相環(huán)的基礎上利用ADC采集和DAC還原壓控電壓以實(shí)現保持功能；采用數字鑒相器的數字相位差輸出連接DAC產(chǎn)生壓控電壓來(lái)實(shí)現保持功能等等。

籌備成立專(zhuān)門(mén)的時(shí)鐘開(kāi)發(fā)部門(mén)，采用FPGA/EPLD、DSP/CPU、DAC/ADC等元器件，再選擇合適的壓控晶體振蕩器來(lái)開(kāi)發(fā)設計相應的方案。這是在SDH技術(shù)發(fā)展的早期，由于也沒(méi)有其它的方案可供選擇，設備制造商不得不經(jīng)歷的情形。這要求首先有足夠的時(shí)間，同時(shí)也有相當技術(shù)能力的研發(fā)人員。由于SDH設備時(shí)鐘技術(shù)涉及鎖相環(huán)、晶體振蕩器、通信系統以及計算機等多個(gè)技術(shù)領(lǐng)域。不用說(shuō)，這對于硬件開(kāi)發(fā)和軟件開(kāi)發(fā)的要求都非常高，開(kāi)發(fā)人員要有精深的軟硬件技術(shù)功底，同時(shí)還需要配備專(zhuān)門(mén)的時(shí)鐘測試儀器儀表，熟悉相關(guān)的測試測量技術(shù)，再經(jīng)過(guò)長(cháng)時(shí)間反復的探索與經(jīng)驗積累，最終才完成性能指標符合技術(shù)規范要求、可靠實(shí)用的同步設備時(shí)鐘設計。這里，由于選擇保持功能不同的實(shí)現方式就可能導致SETG電路設計方案在元器件種類(lèi)、數量以及成本上很大的差異。

以這樣規模人力物力以及時(shí)間投入的結果，可以對同步設備時(shí)鐘的技術(shù)細節有深入的了解，也能夠根據不同產(chǎn)品項目的需要對設計方案做針對性的改變，以增加開(kāi)發(fā)工作量為代價(jià)來(lái)?yè)Q取功能及成本的一定優(yōu)化。比如根據項目的不同，改用新品種的壓控晶體振蕩器來(lái)適應特殊要求，但這需要重新測試與驗證。除此之外，對設備制造商來(lái)說(shuō)再難有其他的益處。從生產(chǎn)測試的角度看，由于其涉及專(zhuān)業(yè)面寬，技術(shù)性強，設備制造商需要承擔相應的技術(shù)風(fēng)險；從成本方面看，除了正常的原材料采購、生產(chǎn)測試以及材料損耗等生產(chǎn)管理成本，平時(shí)維持這些高級技術(shù)人員的費用也是一筆不小的開(kāi)支。

對于較早掌握SDH設備時(shí)鐘技術(shù)的設備制造商來(lái)說(shuō)，無(wú)疑曾在競爭中取得過(guò)一定的優(yōu)勢。經(jīng)過(guò)多年的發(fā)展，市面上已經(jīng)有專(zhuān)業(yè)廠(chǎng)家提供不同形式的同步設備時(shí)鐘解決方案，來(lái)幫助用戶(hù)更高效便利地完成時(shí)鐘設計。SDH設備時(shí)鐘作為一種相關(guān)通信設備制造商必不可少的通用技術(shù)，已經(jīng)沒(méi)有了當年SDH產(chǎn)業(yè)剛剛起步時(shí)的技術(shù)壁壘作用?，F在，擺在通信設備制造商面前的主要問(wèn)題是，需要著(zhù)重考慮在保證產(chǎn)品質(zhì)量的前提下，如何降低成本，開(kāi)發(fā)更有市場(chǎng)競爭力產(chǎn)品。

2. 外購時(shí)鐘模塊

外購專(zhuān)業(yè)廠(chǎng)家提供的現成同步設備時(shí)鐘模塊，是最為方便快捷的SETG實(shí)現手段。

時(shí)鐘模塊其實(shí)就是專(zhuān)業(yè)廠(chǎng)家利用自己在鎖相環(huán)、晶體振蕩器等方面積累的專(zhuān)業(yè)知識和豐富經(jīng)驗，將元器件電路設計集成為可靠性高的部件設計，再利用專(zhuān)業(yè)化設備與規范化生產(chǎn)程序，批量調試生產(chǎn)為成熟的模塊產(chǎn)品。與自備時(shí)鐘設計方案的區別主要是在模塊設計的專(zhuān)業(yè)化和生產(chǎn)調試的規范化上，這正是專(zhuān)業(yè)化分工與專(zhuān)業(yè)廠(chǎng)家的價(jià)值體現。

與大多數自備方案一樣，在時(shí)鐘質(zhì)量方面，由于是高穩定晶體振蕩器緩沖輸出或者分頻輸出，這種直接輸出的時(shí)鐘具有晶體振蕩器質(zhì)量，可以滿(mǎn)足高性能指標要求的通信系統需要。而與自備時(shí)鐘設計方案不同的是，所有SETG的性能和關(guān)鍵功能均在模塊內部實(shí)現，生產(chǎn)調試過(guò)程也都在工廠(chǎng)內部完成，時(shí)鐘模塊的外部接口得到大大的簡(jiǎn)化，呈現了比較規范與標準的、“用戶(hù)友好”的使用特性。像CONNOR WINFIELD、RALTRON等公司都提供過(guò)這樣的同步設備時(shí)鐘模塊，也是比較早的提供此類(lèi)產(chǎn)品的廠(chǎng)家。國內也有專(zhuān)業(yè)廠(chǎng)家提供與其兼容的時(shí)鐘模塊產(chǎn)品。他們的產(chǎn)品在國外有一定用量，國內也有廠(chǎng)家使用。

對于沒(méi)有精力自己設計專(zhuān)用時(shí)鐘方案的廠(chǎng)家，或者由于非晶體振蕩器直接輸出的時(shí)鐘質(zhì)量達不到要求，或者干脆就是不喜歡其它復雜的解決形式。這時(shí)，使用簡(jiǎn)單方便的時(shí)鐘模塊成為合乎情理的選擇。在這里，由于時(shí)鐘的性能指標已由模塊保障，只有十幾個(gè)管腳的封裝形式，十頁(yè)左右的數據手冊，使得模塊很容易使用，相關(guān)技術(shù)人員的工作量大大降低。系統設計師不用擔心系統的時(shí)鐘性能以及設計周期，因此有更多的時(shí)間與精力去進(jìn)行設備整體的性能優(yōu)化，設計更有競爭力的通信產(chǎn)品。如果模塊價(jià)格也還能被接受，這當是設備制造商最希望看到的情形。但遺憾的是，之前即使是國內廠(chǎng)家的時(shí)鐘模塊售價(jià)也偏高，普通用戶(hù)根本無(wú)力承受，只能望“塊”興嘆！

3. 專(zhuān)用芯片+晶體振蕩器

最后一類(lèi)SETG的實(shí)現是IC廠(chǎng)商提供的時(shí)鐘專(zhuān)用芯片加外部晶體振蕩器作頻率標準的方案?，F在市面上已有數家IC廠(chǎng)商在提供高中低檔價(jià)格的芯片+晶體振蕩器方案。如較早的SEMTECH，以及較近的MAXIM等。從應用便利性和性?xún)r(jià)比方面考查，這種方案介于自備設計方案與使用現成時(shí)鐘模塊之間。對于不能忍受自己開(kāi)發(fā)的風(fēng)險代價(jià)、以及成品時(shí)鐘模塊價(jià)格的設備制造商，這曾是最好也是唯一的選擇。

專(zhuān)業(yè)IC廠(chǎng)家運用模擬與數字混合集成電路的設計技術(shù)，充分發(fā)揮集成電路的特點(diǎn)與優(yōu)勢，開(kāi)發(fā)包含數字鎖相環(huán)DPLL、模擬鎖相環(huán)APLL、微處理器接口I2C/SPI、以及多個(gè)時(shí)鐘輸入輸出適配接口等等盡可能全面的功能。再在芯片外部配置高穩定性的標準晶體振蕩器，為芯片提供基準頻率，這樣基本構成同步設備時(shí)鐘系統的主體。比較自備設計方案，雖然應用便利性還不是太好，但已經(jīng)明顯占優(yōu)。若比較已往的時(shí)鐘模塊方案，則應用便利性較差但成本方面占有優(yōu)勢。

應用便利性上存在的問(wèn)題首先是芯片使用復雜，這也是芯片在彰顯其多功能優(yōu)勢的同時(shí)帶來(lái)的副作用。雖然對一個(gè)具體的設計要求其中的很多功能都用不到，但由于芯片功能強大，管腳很多（幾十上百甚至兩百以上），它們一般都有上百頁(yè)的數據手冊，有幾十個(gè)乃至上百個(gè)控制寄存器需要用戶(hù)通過(guò)軟件正確配置，配置內容包括自由振蕩頻率校正、噪聲帶寬設定、參考源頻率設置等等。配置不正確輕者影響指標，重則不能正常工作。而有的低端芯片則以犧牲集成電路的功能集成優(yōu)勢、縮減功能模塊等手段來(lái)降低造價(jià)，同時(shí)也還能簡(jiǎn)化一些使用難度，但導致功能上的缺失甚至性能上的下降，使得芯片根本不能滿(mǎn)足用戶(hù)多個(gè)層次的需要。其次是表現在作為標準頻率和性能保證的外部晶體振蕩器的選擇或者使用不當會(huì )嚴重影響到最終的性能指標；而增加晶體振蕩器這個(gè)關(guān)鍵器件也必然會(huì )帶來(lái)生產(chǎn)、管理的任務(wù)與費用。再則，無(wú)論哪種芯片，用戶(hù)都要在完整消化芯片資料的基礎上，再選擇合適的外部晶體振蕩器，同時(shí)熟練掌握相關(guān)的生產(chǎn)測試技術(shù)，才可能有信心去保證時(shí)鐘性能指標得以可靠實(shí)現。比較自備設計方案，雖然對設計人員的要求大為降低，但仍然需要有相當的水準。不同的是，不用太擔心時(shí)鐘性能的實(shí)現，畢竟芯片商已經(jīng)有承諾，條件是熟悉芯片資料外加正確的生產(chǎn)測試方法。

芯片+晶體振蕩器方案還存在一個(gè)先天不足：這里的高穩定晶體振蕩器只是提供一個(gè)標準頻率，真正供給通信系統的各種頻率的輸出主時(shí)鐘都是由芯片內部的集成電路振蕩器產(chǎn)生，而集成電路振蕩器的時(shí)鐘質(zhì)量遜色于晶體振蕩器直接輸出的時(shí)鐘質(zhì)量，如時(shí)鐘的抖動(dòng)指標。因此，芯片+晶體振蕩器方案的輸出時(shí)鐘不能用在性能要求嚴格的高端設備上，除非再增加基于晶體振蕩器的鎖相環(huán)對其輸出時(shí)鐘進(jìn)行平滑濾波。

總之，芯片+晶體振蕩器的SETG實(shí)現方案也存在與自備設計方案相似的開(kāi)發(fā)風(fēng)險與生產(chǎn)成本問(wèn)題，只是程度有所不同。

目前國內的情況是，只有少數最早涉及SDH技術(shù)領(lǐng)域的系統設備制造商還在使用自行設計的時(shí)鐘方案，其他絕大多數都是選擇芯片+晶體振蕩器方案，而作為較為理想的時(shí)鐘模塊方案，由于暫時(shí)還沒(méi)有性?xún)r(jià)比為普遍接受的產(chǎn)品，現有時(shí)鐘模塊又因其價(jià)格昂貴而用者寥寥。

各類(lèi)方案比較表：

通過(guò)以上分析可以看到，理想地，采用模塊化設計理念，將同步設備時(shí)鐘設計成系列標準化、功能規范化、應用簡(jiǎn)單化的通用模塊產(chǎn)品，把過(guò)程繁雜、技術(shù)要求也高的生產(chǎn)測試交由經(jīng)驗豐富的專(zhuān)門(mén)廠(chǎng)家去完成。而標準化的系列能夠提供給設備制造商一定范圍的功能可選性，以適應不同的應用需要。從而，讓系統設備制造商從事倍功半的部件設計與生產(chǎn)中解放出來(lái)，集中精力于能夠體現其系統制造商價(jià)值的、他的用戶(hù)更能直接體會(huì )到的，諸如功能與性能乃至整機價(jià)格競爭力的提升上。這樣的專(zhuān)業(yè)化分工應該是技術(shù)的發(fā)展方向。而在上述系列標準化、功能規范化、應用簡(jiǎn)單化的基礎上，如何利用專(zhuān)業(yè)化、規?；膬?yōu)勢，進(jìn)一步降低成本，為用戶(hù)提供高性?xún)r(jià)比的通用模塊產(chǎn)品，則是模塊化時(shí)鐘產(chǎn)品專(zhuān)業(yè)廠(chǎng)家的努力目標。

同步設備時(shí)鐘的模塊化設計理念大致應該包含以下幾方面的內容：

系列標準化：滿(mǎn)足各種常見(jiàn)應用需要，適應不同地區的規范建議，規格設置會(huì )在輸入參考源頻率、輸出時(shí)鐘頻率等方面有所不同。SDH系列（輸出頻率19.44M、38.88M、77.76M、155.52M可選），同步以太網(wǎng)系列(輸出頻率25M、50M、125M可選)，兩者兼容系列（能同時(shí)輸出SEC和EEC的時(shí)鐘頻率）和交換機系列(輸出頻率16.384M、32.768M可選)；相應有北美規范系列等；輸入參考標準頻率1K、8K、1544K、2048K、16.384M、19.44M、25M、32.768、38.88M、50M、77.76M、125M等可選。

功能規范化：提供網(wǎng)絡(luò )管理需要的設備時(shí)鐘控制功能與工作狀態(tài)信息以及生產(chǎn)測試功能?？煽刂颇K跟蹤、保持和自由振蕩三種工作模式之間的切換。狀態(tài)指示包括參考源頻率指示、參考源丟失指示、鎖定指示、保持狀態(tài)指示、自由振蕩指示、INT告警等，能控制全部輸出端進(jìn)入高阻態(tài)，參考輸入端具有自適應多種參考源頻率的能力。

應用簡(jiǎn)單化：模塊獨立地工作不需要復雜的控制，用戶(hù)接口簡(jiǎn)單實(shí)用。這樣既提高可靠性又減少用戶(hù)開(kāi)發(fā)的工作量：不用校準自由振蕩時(shí)的標稱(chēng)頻率，不用學(xué)習復雜的寄存器配置，不用考慮外置振蕩器的選擇以及相關(guān)的生產(chǎn)測試等。

上述模塊化概念中，自適應多種參考源頻率的功能提供給用戶(hù)最大設計便利。用戶(hù)只需根據自己設計的功能要求挑選適合的輸入輸出的時(shí)鐘模塊，譬如幾路輸出及頻率、自適應輸入參考源的頻率種類(lèi)等。然后，由網(wǎng)管的參考源管理程序將選定的參考源送到模塊的參考輸入端即可，而再不必關(guān)心參考源的頻率差別，如圖2所示。而針對模塊的所有控制僅僅是需要用戶(hù)選擇模塊的工作模式，比如是跟蹤、還是自由振蕩模式。其它的性能指標，如自由振蕩頻率精度、噪聲帶寬等等都由生產(chǎn)廠(chǎng)家在出廠(chǎng)前調試和校準好了。這里的時(shí)鐘模塊則具有了與“傻瓜相機”相似，方便用戶(hù)使用的“傻瓜”特點(diǎn)。

圖2 “傻瓜模塊”簡(jiǎn)化同步設備時(shí)鐘的設計實(shí)現

綜上所述，自備設計方案的SETG實(shí)現方式耗時(shí)費力，綜合成本未見(jiàn)得有優(yōu)勢，設計者自然會(huì )有明智的決策；時(shí)鐘模塊形式的SETG實(shí)現方式由于其易用性、可靠性等長(cháng)處，如果價(jià)格能夠降到合理的位置，有條件成為SETG設計實(shí)現的首選；芯片+晶體振蕩器方案則以其強大的功能特點(diǎn)會(huì )在市場(chǎng)中占據特殊位置。

通過(guò)一番分析比較、利弊權衡，應該可以確定一款符合高效率實(shí)現要求的SETG方案。接下來(lái)，再根據總體設計對設備時(shí)鐘系統的可靠性要求，如果有必要，可以考慮除主用時(shí)鐘外再配置備用時(shí)鐘，同時(shí)利用基于晶體振蕩器的線(xiàn)卡時(shí)鐘模塊的相位緩沖功能，來(lái)實(shí)現主備用時(shí)鐘真正的無(wú)損傷切換保護。這樣，一定能設計成功性能優(yōu)異、功能完善，各方面指標都令人滿(mǎn)意的同步設備時(shí)鐘系統。

已經(jīng)看到，今年上半年，具備了上述模塊化設計概念特征、價(jià)格又完全能被廣泛接受的同步設備時(shí)鐘模塊系列產(chǎn)品已由專(zhuān)業(yè)廠(chǎng)家推出，有望徹底改變時(shí)鐘模塊產(chǎn)品“價(jià)高和寡”的市場(chǎng)面貌。以比時(shí)鐘芯片更高的性?xún)r(jià)比、比以往時(shí)鐘模塊更好的易用性，可以滿(mǎn)足高中低端不同設備性能的時(shí)鐘要求。

以下是新推出高性?xún)r(jià)比同步設備時(shí)鐘模塊的主要特性：

兼容SDH、同步以太網(wǎng)的同步設備定時(shí)發(fā)生器SETG模塊

參考源輸入自適應或人工選擇4種頻率(典型值：8K、2048K、19.44M、25MHz)

兩個(gè)石英晶體振蕩質(zhì)量的時(shí)鐘輸出(典型值：25MHz、38.88MHz)

性能完全遵照ITU-T建議G.813/G.8262 option 1規范設計

可控制所有輸出端進(jìn)入高阻態(tài)

高集成度的18腳表面貼裝結構 (3325.48mm³)

單電源3.3V供電、輸入端兼容5V電平

上面給出的典型值已經(jīng)涵蓋了常用的輸入輸出頻點(diǎn)，能夠滿(mǎn)足大多數的應用需要。如果要求其他的頻率，還可以從數據手冊上的系列表中進(jìn)行選擇，包括頻率高達155.52MHz/156.25MHz、LVPECL電平的同步時(shí)鐘輸出可選項。

作者簡(jiǎn)介：趙溫陽(yáng)，高級工程師。1997年在前郵電部下屬的通信設備公司參與SDH設備研發(fā)，負責時(shí)鐘部分，當年完成自主知識產(chǎn)權的時(shí)鐘主體設計。其后多年致力于同步設備時(shí)鐘的網(wǎng)絡(luò )應用工作，以及時(shí)鐘鎖相環(huán)模塊化產(chǎn)品的研究。