雙端口RAM的并口設計應用

摘要：IDT7132/IDT7142是一種高速2k×8雙端口靜態(tài)RAM,它擁有兩套完全獨立的數據、地址和讀寫(xiě)控制線(xiàn)。文中分析了雙端口RAM（DPRAM）的設計方案。并以IDT7132/7142為例介紹了雙端口RAM的時(shí)序、競爭和并行通訊接口設計以及雷達仿真平臺中的應用。

關(guān)鍵詞：微處理器 雙端口RAM IDT7132/7142

數據獲取及交換是多CPU系統的重要組成部分。在這類(lèi)系統中,數據交換要求的通訊速率往往很高,平均速率一般在10k左右,有時(shí)甚至達100k以上。傳統的并行接口和串行接口設計無(wú)論在通信速率,還是在可靠性方面都不易滿(mǎn)足要求。而雙端口RAM則是一個(gè)較好的實(shí)現方案。它具有通訊速率高、接口設計簡(jiǎn)單等特點(diǎn),因而在設計中得到廣泛的應用。

1 常用雙端口RAM的結構特點(diǎn)

1.1 通用集成電路組成的雙端口

采用通用集成電路組成的雙端口RAM如圖1所示。一般的RAM只有一套地址總線(xiàn)、數據總線(xiàn)和讀寫(xiě)控制線(xiàn),因此,兩端CPU芯片的三總線(xiàn)必須經(jīng)過(guò)緩沖隔離才能共享靜態(tài)RAM。具體工作過(guò)程是兩個(gè)CPU的地址信號和讀寫(xiě)控制信號全中接入仲裁電路,由仲裁電路判斷訪(fǎng)問(wèn)雙端口RAM的CPU,并使能相應的總線(xiàn)緩沖器。若兩個(gè)CPU在同一段時(shí)間內訪(fǎng)問(wèn)共享的RAM的發(fā)生競爭,則由仲裁電路迫使后訪(fǎng)問(wèn)的CPU處于等待狀態(tài),一旦前一個(gè)CPU訪(fǎng)問(wèn)結束,再由仲裁電路打開(kāi)緩沖器,以使后一個(gè)CPU接通RAM并進(jìn)行訪(fǎng)問(wèn)。

該電路的特點(diǎn)是成本低、簡(jiǎn)單且存儲量大,其容量在64k～128k之間。缺點(diǎn)是在兩個(gè)CPU發(fā)生競爭時(shí),有一方CPU必須等待,因而降低了訪(fǎng)問(wèn)效率。

1.2 專(zhuān)用雙端口RAM芯片

目前市場(chǎng)上有多種專(zhuān)用雙端口RAM芯片,如IDT7132/7142、DS1609等。這些芯片有兩套完全獨立的數據線(xiàn)、地址線(xiàn)和讀寫(xiě)控制線(xiàn),因而可使兩個(gè)CPU分時(shí)獨立訪(fǎng)問(wèn)其內部RAM資源。由于雙CPU同時(shí)訪(fǎng)問(wèn)時(shí)的仲裁邏輯電路全部集成在雙端口RAM內部,因而需要用戶(hù)設計的電路比較簡(jiǎn)單。雙端口RAM內一般都有一個(gè)總線(xiàn)搶占優(yōu)先級比較器,只要雙CPU不同時(shí)訪(fǎng)問(wèn)同一存儲單元,那么較先送出地址的CPU將擁有該單元的本次訪(fǎng)問(wèn)優(yōu)先權,而另一個(gè)CPU的地址與讀寫(xiě)信號將被屏蔽掉,同時(shí)通過(guò)“busy”引腳告知該CPU以使之根據需要對該單元重新訪(fǎng)問(wèn)或撤消訪(fǎng)問(wèn)。

專(zhuān)用雙端口RAM的優(yōu)點(diǎn)是通訊速度快,實(shí)時(shí)性強,接口比較簡(jiǎn)單,兩邊CPU都可主動(dòng)進(jìn)行數據傳輸;缺點(diǎn)是成本高,需要克服競爭現象。

以上兩種技術(shù)方案各有優(yōu)點(diǎn),在要求存儲量較大時(shí),一般采用通用集成電路組成的雙端口RAM;在通信實(shí)時(shí)性要求較高的而通信數據量不大時(shí),一般采用專(zhuān)用雙端口RAM芯片。

在實(shí)際應用中,雙端口RAM與并行接口與串行接口相比,它不僅能利用其兩端口異步操作來(lái)讀寫(xiě)數據,而且可用作多CPU微處理系統CPU的數據交換接口,從而簡(jiǎn)化了對各CPU之間數據通信規約的要求,提高了系統數據通信處理的可靠性,同時(shí)提高了CPU之間數據交換的實(shí)響應速度。

2 IDT7132/7142簡(jiǎn)介

2.1 IDT7132/7142結構與連接方式

IDT7132/7142是高速2k×8雙端口靜態(tài)RAM,可提供兩個(gè)擁有獨立的控制總線(xiàn)、地址總線(xiàn)和I/O總線(xiàn)端口,允許CPU獨立訪(fǎng)問(wèn)內部的任何存儲單元。當CE引腳出現下降沿時(shí),選中DPRAM即可通過(guò)控制OE或R/W來(lái)訪(fǎng)問(wèn)內部存儲單元。IDT32一般被用作8位雙端口RAM,也可以作為主片與DIT7142從片構成主從式16位雙端口RAM。連接方式如圖2所示：

2.2 IDT7132/7142時(shí)序圖

IDT7132/7142的時(shí)序如圖3所示,它與RAM的讀寫(xiě)時(shí)序非常類(lèi)似。當CPU選中DPRAM時(shí),CE引腳出現下降沿,當控制紆OE為高且R/W為低時(shí),CPU對內部存儲單元進(jìn)行寫(xiě)操作;而當控制線(xiàn)OE為低且R/W為高時(shí),CPU對內部存儲單元進(jìn)行讀操作。

2.3 競爭現象的處理

當外部CPU通過(guò)兩個(gè)端口對雙端口RAM內部的同一個(gè)存儲單元進(jìn)行操作時(shí),系統將出現競爭。這種競爭一般有如一兩種模式：

（1）如果兩個(gè)端口的總線(xiàn)訪(fǎng)問(wèn)地址相同,并先于片選信號CE有鏟,則片內控制邏輯將在CEL與CER之間發(fā)生競爭。

（2）如果兩個(gè)端口的片選信號CE在地址信號有效之前變低,則片內控制邏輯將在地址信號到達時(shí)發(fā)生競爭。