雙端口RAM的并口設計應用

為避免因競爭而導致的通訊失敗,設計者提出了各種解決方案。常見(jiàn)的有三種：

（1）設置標志位：在開(kāi)辟數據通訊區的同時(shí),可通過(guò)軟件方法在某個(gè)固定存儲單元設立標志位。這種方法要求兩端CPU每次訪(fǎng)問(wèn)雙端口RAM之前,必須查詢(xún)、測試和設置標志位,然后再根據標志位的狀態(tài)決定是否可以訪(fǎng)問(wèn)數據區;有的雙端口RAM本身就個(gè)有專(zhuān)用的一個(gè)或多個(gè)硬件標志鎖存器和專(zhuān)門(mén)的測試和設置指令,可直接對標志位進(jìn)行讀/寫(xiě)操作。這種方法通常用在多個(gè)處理器共享一個(gè)存儲器塊時(shí)。為了保證通訊數據的完整性,在采用這種方法時(shí)往往要求每個(gè)處理器能對該存儲器塊進(jìn)行互斥的存取。

（2）軟件查詢(xún)BUSY引腳狀態(tài)：雙端口RAM必須具有解決兩個(gè)處理器同時(shí)訪(fǎng)問(wèn)同一單元的競爭仲裁邏輯功能。當雙方址發(fā)生沖突時(shí),競爭仲裁邏輯可用來(lái)決定哪個(gè)端口訪(fǎng)問(wèn)有效,同時(shí)取消無(wú)效端口的訪(fǎng)問(wèn)操作,并將禁止端口的Busy信號置為低電平。因此Busy信號可作為處理器等待邏輯的輸入之一,即當Busy為低電平時(shí),讓處理器進(jìn)入等待狀態(tài)。每次訪(fǎng)問(wèn)雙端口RAM時(shí),CPU檢查BUSY狀態(tài)以判斷是否發(fā)生競爭,只有BUSY為高時(shí),對雙端口RAM的操作才有效。

（3）利用硬件解決競爭：將BUSY信號引入READY引腳可在發(fā)生競爭時(shí)使BUSY為低,從而使CPU內部總線(xiàn)時(shí)序根據READY引腳狀態(tài)自動(dòng)插入WAIT信號并展寬總線(xiàn),以達到分時(shí)訪(fǎng)問(wèn)的目的。對于80C196KC和8098等MCS-96系列微處理器,利用這種方法便可通過(guò)硬件解決競爭問(wèn)題。

另外,在使用BUSY信號時(shí)必須首先將此信號接上拉電阻,其次應在BUSY信號有效期間使處理器保持讀寫(xiě)操作經(jīng)及相應的地址和數據,但是需要說(shuō)明的是：在BUSY信號變高之前,這種情況下的所有寫(xiě)操作都是無(wú)效的,圖4所示發(fā)生競爭時(shí)的時(shí)序圖。

3 RAM在雷達仿真平臺中的應用

雷達仿真平臺是用于雷達操作手訓練的仿真設備。該平是一個(gè)由計算機、主控CPU（80C196KC）、手輪控制CPU（8098）等組成的多機系統。在主控CPU判斷目標是否進(jìn)入雷達波瓣作用范圍時(shí),必須將目標理想諸元與雷達的高低角和方位角做比較。在雷達仿真平臺中,雷達的高低角和方位角是通過(guò)對高低手輪和方位手輪的軸角轉換而獲得的。主控CPU每隔20ms就向手輪控制CPU發(fā)送一次模擬目標的高低角、方位角、距離以及目標屬性等多組數據（共200字節）,同時(shí)接收手輪控制CPU的數據。為了加快通迅速度,簡(jiǎn)化通訊,提高通信的實(shí)時(shí)性指標,系統要用了雙端口RAM（DPRAM）IDT7132/7142來(lái)進(jìn)行CPU之間的數據交換。具體電路見(jiàn)圖5。

80C196KC和8098均有READY引腳,通過(guò)80C196KC和8098的時(shí)序可知,當READY引腳出現低電平時(shí),CPU可自動(dòng)插入WAIT等待周期,以延長(cháng)讀寫(xiě)和片選信號,因此,設計時(shí)將80C196KC和8098的READY引腳與IDT7132/7142的BUSY引腳相連就可在發(fā)生競爭時(shí),自動(dòng)使80C196KC或8098處于等待狀態(tài)。

在資源分配方面,該設計還劃分了電視跟蹤數據區、雷達跟蹤數據區、手輪實(shí)測值數據區和命令狀態(tài)區,并明確規定了各個(gè)通訊區的任務(wù)和性質(zhì),從而簡(jiǎn)化了通訊程序,提高了通訊速度。

通過(guò)雷達仿真平臺控制系統的實(shí)時(shí)運行實(shí)驗證明：主控CPU與手輪控制CPU之間的數據交換速率很高、運行可靠,大大提高了系統的實(shí)時(shí)性能。目前,該系統已經(jīng)通過(guò)了技術(shù)鑒定。