采用FPGA的可編程電壓源系統原理及設計

程序中，duty為控制占空比的參數；count為控制分頻的參數。通過(guò)改變duty和count兩個(gè)參數，得到占空比及分頻數可調的時(shí)鐘信號，極為方便。
2．2 其他模塊的實(shí)現
其他控制模塊包括地址發(fā)生器、DAC控制電路、并／串轉換電路。存儲數據中只讀存儲器ROM是通過(guò)QuartusII軟件中Mega Wizard Plug-In Manager命令定制元件的。地址發(fā)生器產(chǎn)生地址信號addr_tom和讀使能信號clk_rom，對ROM中的數據進(jìn)行讀取。讀取到的數據data為并行數據，由于采用的是串行數據輸入的數／摸轉換器，所以要進(jìn)行并／串轉換。data并行數據在load使能信號的作用下，賦植給寄存器data_q，經(jīng)并／串轉換電路對data_q進(jìn)行從高位到低位的并／串轉換。在DAC控制電路產(chǎn)生讀數據信號clk_dac和片選信號cs_dac的作用下，轉換電路的輸出信號從高位到低位串行讀入數／模轉換器DAC中。完整程序如下：