基于FPGA和VHDL語(yǔ)言的多按鍵狀態(tài)識別系統

　這里提出一種利用FPGA的I/0端口數多和可編程的特點(diǎn)，采用VHDL語(yǔ)言的多按鍵狀態(tài)識別系統，實(shí)現識別60個(gè)按鍵自由操作，并簡(jiǎn)化MCU的控制信號。

　　2 系統設計方案

　　FPGA是一種可編程邏輯器件，它具有良好性能、極高的密度和極大的靈活性，外圍電路簡(jiǎn)單可靠等特性。因此，該系統設計是由MCU、FPGA、按鍵等部分組成。60路按鍵信號進(jìn)入FPGA單元，以供數據采集;FPGA處理采集到的數據信號，編碼后寫(xiě)入內部FIFO。MCU通過(guò)I/O端口提取FIFO中的數據。模塊通過(guò)電源接口向各個(gè)部分供電。其系統設計原理框圖如圖l所示。

　　2.1 FPGA配置電路

　　FPGA采用Altera公司EPF10K30ATC144，該器件內核采用3.3 V供電，端口電壓為3.3V可承受5 V輸入高電平，其工作頻率高達100 MHz;有102個(gè)可用I/0端口，每個(gè)端口輸入電流最高達25 mA，輸出電流達25 mA;l728個(gè)邏輯單元(Les)，12 288 bit的用戶(hù)Flash存儲器，可滿(mǎn)足用戶(hù)小容量信息存儲，完全滿(mǎn)足系統設計要求。

　　由于FPGA基于RAM工藝技術(shù)，該器件丁作前需要從外部加載配置數據，需要一個(gè)外置存儲器保存信息，采用可編程的串行配置器件EPC2.其供電電壓為3.3 V。OE和nCS引腳具有內部用戶(hù)可配置上拉電阻。FPGA的DCLK、DATA0、nCONFIG引腳信號均來(lái)自EPC2。系統上電后，首先FPGA初始化，nSTATUS、CONF_DONE置為低電平。nSTATUS置為低電平后復位，此時(shí)EPC2的nCE為低電平，因此選取EPC2，從而數據流從DATA引腳輸入到FPGA的DATAO引腳。配置完成后，FPGA將CONF_DONE置為高電平，而EPC2將DATA引腳置為高阻態(tài)。其FPGA配置電路如圖2所示。

上一頁(yè) 1 2 3 4 下一頁(yè)