基于FPGA的片上系統和嵌入式系統的遠程監控系統

本系統立足于利用Intemet實(shí)現核環(huán)境信息的遠程采集。在實(shí)現上，采用了基于SOPC技術(shù)的嵌入式解決方案，通過(guò)在FPGA中嵌入NioslI軟核處理器和所需外設的IP Core(硅知識產(chǎn)權核)，然后再配備相應的網(wǎng)絡(luò )接口，實(shí)現利用互聯(lián)網(wǎng)進(jìn)行信息的傳輸。

另外，通過(guò)開(kāi)發(fā)用于控制信息采集子系統的IP核，利用FPGA固有的硬件并行特性，本系統做到了對多個(gè)信息源進(jìn)行真正意義上的并行監控，即在進(jìn)行α射線(xiàn)探測的同時(shí)也可以進(jìn)行γ射線(xiàn)和溫濕度等信息的獲取。

　　1 系統硬件設計及實(shí)現

在本系統的設計中，硬件上為了做到通用性，在結構上劃分為兩部分，即用于完成現場(chǎng)監控和數據遠程傳輸的通用網(wǎng)絡(luò )平臺和用于完成溫濕度、液位、α及γ輻射總量測量等工作的環(huán)境信息采集子系統。其結構分別如圖l、圖2所示。兩個(gè)子系統通過(guò)一條40芯扁平電纜連接。在軟件上，考慮到利用互聯(lián)網(wǎng)進(jìn)行遠程數據傳輸的復雜性，使用嵌入式操作系統和TCP／IP協(xié)議棧是必然的選擇，因此硬件上也圍繞這個(gè)關(guān)鍵點(diǎn)進(jìn)行設計。

1．1 Niosii軟核CPU

NiosII軟核CPU是A137ERA公司推出的一種通用32位RISC嵌入式處理器，它特別為可編程邏輯進(jìn)行了優(yōu)化設計，并配備有功能完善的開(kāi)發(fā)套件，包括C/C++編譯器、集成開(kāi)發(fā)環(huán)境(IDE)、JTAG調試器等，是ALTERA公司可編程單芯片系統解決方案的核心。

作為一個(gè)軟核處理器，NiosII提供了可配置的硬件及軟件調試特性，包括基本的JTAG的運行控制(運行、停止、單步、存儲器等)、硬件斷點(diǎn)、數據觸發(fā)、片內和片外跟蹤、嵌入式邏輯分析儀。這些強大的工具可以在開(kāi)發(fā)階段使用，調試通過(guò)后便可以去掉，節省資源。NiosII處理器還提供了高、中、低三種不同性能的內核，通過(guò)與ALTERA提供的超過(guò)60種IP核(UART、時(shí)鐘、DMA、SDRAM、并行I／0等)結合使用，設計師可以方便地針對特定的應用創(chuàng )建一個(gè)在處理器、外設、存儲器和I／O接口方面都完美的方案。除此以外，NiosII還有很多其他優(yōu)秀的特性，如指令定制、硬件加速器等。

1．2 網(wǎng)絡(luò )接口單元

以太網(wǎng)接口芯片采用了SMSC公司專(zhuān)門(mén)用于嵌入式產(chǎn)品的LAN91C111快速以太網(wǎng)控制器。該芯片內部同時(shí)集成了以太網(wǎng)介質(zhì)訪(fǎng)問(wèn)控制器(MAC)及物理層收發(fā)器(PHY)，支持10／100M全雙工傳輸模式、自動(dòng)協(xié)商及流控等功能。其主機接口具有同步總線(xiàn)、異步總線(xiàn)等多種工作模式，可以方便地與各種體系的CPU連接。本設計中使用了異步總線(xiàn)接口模式，并與FLASH共用地址線(xiàn)和數據線(xiàn)，通過(guò)FPGA上的適配模塊連接到Avalon片內總線(xiàn)。

　　1．3 存儲器單元

由于存儲操作系統內核、應用程序代碼、程序數據等的需要，本系統使用了一片型號為AM29LV320D的FLASH芯片。該芯片由AMD公司推出，容量為4MB，支持CFI接口，其與AvMon總線(xiàn)的連接需要FPGA內部的總線(xiàn)適配模塊進(jìn)行時(shí)序匹配。SDRAM用于存儲運行期的程序代碼和數據，HY57V563220B(L)T為現代公司推出的容量達16MB的SDRAM，由于該芯片端口寬度可達32位，因此系統中使用單芯片即可。SDRAM讀寫(xiě)時(shí)序比較復雜，需要在FPGA中集成專(zhuān)用的SDRAM控制器IP核與其對接。