基于FPGA的數據采集板設計與實(shí)現

把實(shí)測數據導到Matlab進(jìn)行分析, 得到鏡頻抑制比滿(mǎn)足系統的要求, 如圖7所示。

圖7　系統實(shí)測數據, 低通濾波法頻率歸一化后的鏡頻抑制比數據采集板實(shí)物圖, 如圖8所示。

3　結束語(yǔ)
文中設計的基于CPCI總線(xiàn)的數據采集板, 8路信號同時(shí)采集并處理, 兼備強大的數據處理能力和高實(shí)時(shí)性。整個(gè)系統實(shí)現的是數字正交采樣, 無(wú)論是中頻采樣, 還是數字下變頻, 都有一定的通用性, 在以后類(lèi)似的應用中, 無(wú)需重新設計, 只需通過(guò)資源分配和算法的再實(shí)現, 足以達到預期的效果, 保證可靠性的同時(shí)也大大的縮短了研制周期。

圖8　數據采集板實(shí)物圖

實(shí)時(shí)性。整個(gè)系統實(shí)現的是數字正交采樣, 無(wú)論是中頻采樣, 還是數字下變頻, 都有一定的通用性, 在以后類(lèi)似的應用中, 無(wú)需重新設計, 只需通過(guò)資源分配和算法的再實(shí)現, 足以達到預期的效果, 保證可靠性的同時(shí)也大大的縮短了研制周期。