基于PCIE／104總線(xiàn)的高速數據接口設計

圖3中接受、發(fā)送和差分時(shí)鐘這3對差分信號線(xiàn)通過(guò)轉接芯片變成了6對差分信號線(xiàn)。由主機板卡發(fā)出選擇信號(cpu_dir)，分別控制設備板卡是在主機板卡的上面還是下面。同時(shí)采用MAX6306芯片來(lái)鏈接PEX8311的復位端和PCIE接插件的復位端，同時(shí)實(shí)現了手動(dòng)復位和LOCAL端的復位。
1．1．3 PEX8311的外圍電路配置與LOCAL端接口的控制
PEX8311有幾個(gè)類(lèi)別的模式選擇，分別是根聯(lián)合體模式(Rootcomplex)與終端模式(Endpoint)，根據需要這里選擇了終端模式。此外PEX 8311還區分C模式，J模式，M模式。這三種模式解釋如下：C模式的地址線(xiàn)與數據線(xiàn)是分開(kāi)的，J模式下地址線(xiàn)與數據線(xiàn)是復用的，而M模式是針對了Motor的本地端CPU設置的。三種模式通過(guò)模式選擇管腳選擇，這里選擇C模式作為工作模式。PEX8311有1．5 V，2．5 V，3．3 V三種電源供電以及一個(gè)模擬電源1．5VPLL。在配置寄存器方面，PEX8311有兩個(gè)配置寄存器，分別是采用Spi-Compatible接口的PCIE配置寄存器和采用了Micro-Wire-Compatibel接口的本地配置寄存器。采用了Spartan-3an 1400 k來(lái)提供控制接口與高速緩存，選擇這款FPGA主要因為它是有內部FLASH，不用再加外部的E2PROM。
由于PC／104是一種嵌入式的板卡，體積比較小，所以用這款FPGA是可以節省板上的空間。FPGA內部程序的編寫(xiě)是關(guān)鍵之一。這里采用Verilog，實(shí)現對PEX8311的控制，當上位機響應了中斷后，對PEX8311發(fā)出讀數信號。PEX8311通過(guò)LHOLD申請控制本地總線(xiàn)，待收到FPGA發(fā)出的LHOLDA響應信號后獲得本地總線(xiàn)的控制權，并立即啟動(dòng)4 B突發(fā)模式。FPGA在收到有效的LW／R讀信號和ADS地址選通信號后，發(fā)出Ready本地準備好應答信號。PEX8311開(kāi)始從雙口中讀取數據，傳輸最后一個(gè)數據時(shí)，PEX8311發(fā)出BLAST信號，雙口RAM使得讀使能和輸出使能無(wú)效。
1．2 系統軟件部分的實(shí)現
該系統的軟件部分是在Linux下實(shí)現的，在Linux中所有的設備都被看成文件來(lái)對待。在Linux內核中，設備驅動(dòng)作為文件系統的一個(gè)模塊存在。它向下負責與硬件系統的交互，向上通過(guò)一個(gè)通用的接口掛接到文件系統上面。從而和系統的內核鏈接起來(lái)。設備驅動(dòng)為應用程序屏蔽了很多細節。使得應用程序對外設的操作就和操作普通的文件是一個(gè)樣子的。利用PLX公司提供的開(kāi)發(fā)工具，驅動(dòng)的開(kāi)發(fā)是比較方便的，本文系統中主要用到的是要編寫(xiě)一個(gè)中斷服務(wù)程序：系統在收到中斷，保存現場(chǎng)。進(jìn)入中斷服務(wù)程序。首選讀取標志位，再馬上清中斷，之后讀取響應RAM中的數據。最后恢復現場(chǎng)，完成操作。

2 系統PCB設計和高速信號的完整性分析
由于PCIE的傳輸速率較高，單向速率達到2．5 Gb／s。所以對板子的布線(xiàn)有嚴格的要求。疊層這里選用了8層PUCB板，有4個(gè)電源層，使得每個(gè)信號都能夠屏蔽在電源層與地層中間。從而減少了信號的電磁輻射。對于PCIE的差分線(xiàn)部分：微帶線(xiàn)要求差分線(xiàn)寬5 mil，間距小于12 mil，差分線(xiàn)間距離大于20 mil，同時(shí)與地層間距為3．5～5．5 mil。帶狀線(xiàn)要求線(xiàn)寬4 mil，間距小于11 mil，間距大于20 mil。且對于收發(fā)差分線(xiàn)，差分線(xiàn)長(cháng)差距不能大于5 mil。這些都是為了能達到PCIE規范的要求，即單端阻抗55 Ω，差分阻抗100 Ω(偏差10％)而設置的。