變化中的SoC設計流程

　　供應商正越來(lái)越多地注意到設計團隊的一個(gè)需求，那就是早在設計的分區和平面規劃階段，就要擁有初始的布線(xiàn)信息。Mentor Graphics公司布局布線(xiàn)部經(jīng)理Pravin Madhani認為：“在設計的早期階段，最大的意外就是堵塞。因此人們會(huì )非常早地使用自己的布局布線(xiàn)工具，檢查潛在的堵塞問(wèn)題。”這種趨勢轉而促使布局布線(xiàn)工具供應商擴展了自己的工具，使之可以用于設計的初期階段。

　　意外的堵塞問(wèn)題會(huì )產(chǎn)生高昂的后果。Open-Silicon的Madraswala稱(chēng)：“我們一系列塊都遭遇了堵塞問(wèn)題。我們必須返回去，重寫(xiě)RTL來(lái)解決這些問(wèn)題。”這就要對那些塊再走一遍驗證、設置和綜合過(guò)程。而Open-Silicon則是從頭建立一個(gè)通向HiSilicon的RTL設計的快速反饋路徑，方法是在中國的HiSilicon公司派駐了一個(gè)六人設計團隊。

　　第三方IP的堵塞意外可能更糟。例如，IP供應商缺乏資源，不能按你的時(shí)間表修改RTL，或者堵塞是出現在一個(gè)硬IP塊的管腳處。在最差情況下，SoC團隊可能不得不更換IP供應商。于是，使設計分區和布局與功率策略保持一致，并且擁有一個(gè)頂級布線(xiàn)的早期視圖，就成為了任務(wù)關(guān)鍵的問(wèn)題。

　　綜合與驗證

　　Open-Silicon、Vitesse和Redpine的設計團隊并不認為綜合是一個(gè)大問(wèn)題。他們更關(guān)注如何避免重復地做綜合。Madraswala說(shuō)：“我們把每個(gè)RTL塊看成像是一個(gè)獨立的片芯。然后我們在一個(gè)足夠高的結果品質(zhì)上，關(guān)注每個(gè)塊在流程中的每個(gè)步驟。這樣的結果可能是，在時(shí)鐘插入后，我們只要做一次綜合。”Open-Silicon使用自己的綜合工具，自動(dòng)地插入時(shí)鐘門(mén)控。另外，Madraswala稱(chēng)，在架構級的配置用于處理芯片的電源管理。“存在著(zhù)電源島，但是，由于電源管理已通過(guò)RTL成為顯式的，因此我們不需要像CPF一類(lèi)的東西。”同樣，Vitesse的設計使用了大量的時(shí)鐘門(mén)控，但只有一個(gè)電源門(mén)控的塊，而Chadra報告稱(chēng)普通綜合流程中沒(méi)有問(wèn)題。

　　但是，Redpine采用了一種更積極的電源管理策略，使工具更加復雜。這種方案已影響到了設計流程(圖2)。Mattela稱(chēng)，原則上，如果你正確地組織了RTL，并精確地捕捉了自己的電源意圖，就應該能將RTL、UPF和電源感知庫送入綜合步驟，并且獲得一個(gè)包含全部已就位絕緣體、電平轉換器以及控制的網(wǎng)表。但他傷心地說(shuō)，現實(shí)中，“你按了按鍵，可什么事也沒(méi)發(fā)生。”結構上一切完美無(wú)誤，但如果用電壓感知工具做一次詳細的手工驗證，就會(huì )發(fā)現完全不同的情況。

　　圖2. Redpine公司的方法包括對電源意圖的早期捕獲，以及對實(shí)現的后期檢查。

　　驗證似乎采用了不同于綜合的新次序。隨著(zhù)復雜性的增加，功能驗證開(kāi)始得更早，在一個(gè)更抽象的層級。Vitesse的Chadra稱(chēng)：“我們采用一種基于覆蓋的OVM(開(kāi)放驗證方法)方案”。在24端口交換核心與MIPS CPU核心的性能模型中，設計早期啟動(dòng)了該過(guò)程，以了解芯片在有流量情況下的動(dòng)態(tài)性能。然后繼續對更多細節作驗證，直到時(shí)鐘門(mén)控電路和絕緣體就位，測試平臺驅動(dòng)門(mén)級模型。Chadra說(shuō)：“根據我們的需求文檔，我們的驗證計劃中有特定的目標。我們會(huì )隨著(zhù)代碼覆蓋的程度而增加這些目標，指導驗證工作。”

　　Redpine的Mattela稱(chēng)，該公司的DVFS設計需要特別小心。部分問(wèn)題源于邏輯仿真器，因為它并不能說(shuō)明，信號電平的一個(gè)失配是否會(huì )對電壓島之間的一根路徑造成毀滅性破壞。于是，Redpine的驗證工程師求助于手工技術(shù)，如強制某節點(diǎn)為三態(tài)，看下游會(huì )發(fā)生什么。Mattela警告說(shuō)，一部分問(wèn)題是你永遠不知道正在使用的模型的來(lái)源。他表示：“不要信任處于多電壓狀況下的那些模型。你不知道它們的編寫(xiě)者是電子工程師還是軟件人員，后者認為一就是一，零就是零。”